努力分享一些人工智能、计算机视觉、影像等相关的知识干货！

目标是给移动机器人做一个能落板的 2D EKF：状态含 $[x,y,\theta]$ 与陀螺 $z$ 轴零偏，预测用“里程计线速度 + IMU 角速度”，更新用“里程计航向（可选位置）或外部定位”。文中给出离散化模型、雅可比、时间戳对齐方法与 C++ 实现骨架，并在下篇补齐 Q/R 的确定、NIS/NEES 一致性检验与调参流程。

目标是在异常情况下把移动机器人或电机系统稳定地带入“安全状态”，且可恢复可追溯。本文给出一套可直接上板的实现：**指令超时触发软刹**、**基于位置/姿态/里程的软限位与限速带**、以及**看门狗喂狗门控**，用统一的安全状态机管理。

先把陀螺零偏搞准，再用互补滤波把“短期稳定的陀螺积分”和“长期可靠的重力方向/地磁方向”结合起来，1–5 ms 循环内给出平滑的俯仰/横滚/（可选）航向。本文提供静置零偏估计、在线零偏跟踪、互补滤波 α 的计算方法与调参范围，并给出可直接上板的 C++ 实现与验证办法。

在 1–5 ms 的快速循环里把速度环做稳，关键是三件事：**离散化正确**（Tustin）、**不让积分“冲到天上去”**（抗饱和）、**用前馈减轻闭环负担**。本文给出速度测量到控制输出的完整实现：速度估计的同步采样与滤波，PI/PID 的 Tustin 推导与代码，三种常用抗饱和办法，以及基于反电势与摩擦的电压前馈。本文为上半部分（§1–§5）；下半部分将补上测试方法、调参策略与排错。

给定底盘线速度 $v$ 与角速度 $\omega$，如何稳定地得到左右轮期望速度，并在电机/驱动极限下保持轨迹特性，是移动机器人控制的基石。本文给出参数定义、公式推导、曲率保持的饱和策略、分级渐变（加速度/加加速度）与死区、反向间隙补偿的工程实现，配套完整 C++ 代码骨架与调参要点。本篇为上半部分，覆盖 §1–§4；下半部分将接着完成补偿细节、验证与排错。

把电机控制里最容易“写死”的三块——PWM 输出、相电流采样、FOC 运控——做成清晰的接口层：`IPWM`、`ICurrentSense`、`IMotor`。上层算法只面向接口，底层可在“仿真/回放/实机”之间无缝切换。文中给出最小可用的接口定义、实机与模拟实现骨架、时序与 ISR 边界，外加一个“一键换底座”的一致性验收用例，避免 ISR 里堆重计算、动态分配等典型坑。

本文聚焦移动底盘最基础的里程计链路：**编码器脉冲 → 轮速/里程 → 位姿增量**。从硬件计数到软件时间戳，再到**差速/单轮模型**推导，完整梳理**溢出/抖动/抖边**等工程细节，并建立**误差来源分解**（轮径、基距、安装偏差、量化、打滑）与**噪声模型**（偏置/随机游走/白噪）。附带“直线/圆轨迹”两类标定与验收方法，给出可落地的 C/C++ 数据结构、口径与指标，帮你把“能跑”变成“跑得准”。

设备上云并不代表“离网即瘫”。本文给出一套在 MCU/RTOS/轻量 Linux 边缘设备上落地的**离线优雅降级**方案：以**超时→断路器→本地替代→回放**为主线，配合**指数退避+抖动**与**全局限流**，既保证云不可用时的基本交互（本地控制/策略执行），又在网络恢复后**安全回放**（幂等写、顺序一致）并避免“重连风暴”。文中提供组件划分、状态机、参数口径、缓存结构与限流要点，并给出**人为断网**测试的可操作验证方法与合格线。

识别到“hey bot”后，LED 呼吸亮起、舵机摆到指定角度；接着进入冷却窗口，防止误触发或“指令风暴”。本文给出最小可用的系统骨架：**KWS → 话题消息 → 状态机 → 动作封装（LED/舵机）**，并实现**双层去抖 + 最小间隔**和**防抖计数**，保证连续触发场景下的稳定性。最后用**长时回放与统计字段**验证“不断触发也不乱”的目标。

面向 MCU/SoC（Cortex-M/ESP32/轻量 A-class）的实时视觉任务，本文给出“摄像头→前处理→MobileNet 变体→分类/关键点→发布”的可落地方案。核心包括：**DMA 取流**（Ping-Pong/三缓冲）、**灰度缩放 + 中心裁剪**（定点/可用 DMA2D 加速）、**MobileNetV1/V2 轻量化**（width multiplier、输入分辨率）、**关键点头**（heatmap 或 2N 回归）、**流水线调度**（多缓冲、权重预取、任务分工），并建立 **F

面向 16 kHz 单麦的端侧关键词识别，本文给出一条可直接落地的实现路线：I2S/ADC **DMA 采样**→**环形缓冲**与滑窗重叠→**MFCC 特征**（预加重/分帧/加窗/FFT/Mel/log/DCT，整型口径对齐）→**int8 DNN 推理**（TFLM + CMSIS-NN）→**后处理去抖**（时序平滑/双阈值/抑抖窗口）。同时建立**延迟/内存/功耗**预算与 FAR/FRR 的评测闭环，避免“窗重叠错位”“量化口径不一致”“ISR 日志阻塞导致 p99 抖动”等常见坑。

在 MCU/SoC 的实时任务里，**5–20 ms** 是最常见的推理预算区间。要把这个窗口“做满”而不过界，核心是处理好三个互相拉扯的量：**模型体积（Flash/RAM）**、**延迟（稳态与 P99）**、**内存峰值（激活 + 临时缓冲）**。本文给出一套可落地的取舍流程：用 **MACs→延迟** 的近似模型筛选结构，用**激活峰值推导**与**scratch 估算**卡内存上限，用 **batch=1 流水化**（IO/权重预取/双缓冲）把端到端 p95 拉下，再以 **FPS–峰值内存–功耗

部署到 MCU/NPU 前，量化带来的精度回撤若不控在 1–2 个百分点以内，多数模型都会在实机上“变脾气”。本文给出 PTQ（后训练量化）与 QAT（量化感知训练）的工程化路径：如何构建**代表性标定集**、选择**对称/非对称**与 **per-tensor/per-channel** 策略；如何用**直方图/百分位/MSE** 等方法确定激活与权重的量化阈值；以及把 **scale/zero-point** 一致地传递到推理引擎（TFLM/CMSIS-NN）与固件。最后用 **Top-1 / ROC

在 MCU 上，前处理链路（采样→去噪→特征/归一化→打包）决定了模型输入的可重复性与时延上限。本文围绕固定点实现与流水化展开：给出 Q 格式定标策略、滑窗器与环形缓冲的工程化写法，落地几种常见去噪（均值/中值/IIR/FIR）与归一化（RMS、Z-score）的整型版本，并用 SIMD/CMSIS-DSP 做加速。最后建立 PC 与 MCU 的一致性验证口径与阈值，避免“PC 好、上板漂”的老问题。

同一颗 Cortex-M，在不改模型结构的前提下，仅替换内核即可获得 1.5×–5× 的层级提速。关键在三点：**量化口径统一**（权重 per-channel、激活 per-tensor）、**选择正确的 CMSIS-NN API**（卷积/深度卷积/FC/池化/逐元素）以及**可重复的测量与对比**（DWT 周期计时、层级 MSE/余弦相似度、整网 FPS）。本文按“基线→逐层替换→验证”的顺序给出可直接粘贴的参数映射与调用骨架，并列出常见坑：尺度/零点不一致、padding/stride 口径不符、s

在 MCU 上跑 DNN，核心不在“能不能跑”，而在**内存是否可控**与**算子是否最小化**。本文聚焦 TFLite Micro（TFLM）的落地路径：从 `MicroInterpreter` 与 `MicroAllocator` 的内存模型切入，手工注册**最小算子集**，用**静态 Tensor Arena** 取代一切动态分配，并给出**Arena 估算与收敛**的方法（含二分逼近与上线余量）。最后以“模型加载→AllocateTensors→峰值测量”为闭环，给出可直接粘贴的骨架代码与排错清单，

边缘侧能不能跑 AI，不取决于“能不能训练”，而取决于**任务画像**与**资源预算**是否被老老实实地做过：输入速率与分辨率、前处理算子链、网络 MACs/参数量、峰值激活内存、端到端时延、功耗与温升。这篇文章给出一套通用的方法：先用**算力/内存/延迟三张预算表**把任务刻画清楚，再把目标分成**硬阈值/经典 DSP/轻量 DNN**三个等级，逐步着陆到 MCU 或带 NPU 的 SoC。

闭环做不好，往往不是算法差，而是**时间和消息路径**没处理干净：时钟不同步导致测量对不上拍，QoS 配置不当把延迟和抖动放大，最后在控制器眼里“一切都晚了一拍”。这篇复盘不谈空话，围绕“**时延/抖动 → 相位裕度 → 稳定性/跟踪性能**”这条因果链，把时间同步（PTP/Chrony/轻量往返偏移）与 ROS 2 QoS（Reliable/BestEffort、Depth、Deadline、Lifespan、TimeBasedFilter）放到同一坐标系里。给出可复现的量化方法（p95/p99 时延、周

这篇文章把“板载 IMU → MCU（FreeRTOS）→ micro-ROS → ROS 2 → 可视化”的整条链路一次性打通。我们用 C/C++ 在 MCU 上完成 IMU 采集与校准、时间戳与坐标系统一、基于 rclc 的 `sensor_msgs/Imu` 发布；在链路侧给出 QoS、MTU 与可靠性选择；在上位机侧配置订阅、RViz2/PlotJuggler 实时可视化与录包回放，并用一套可复现的压测指标（频率、p95 时延、丢包、CPU/内存水位）确保“稳态可交付”。文章配套最小可运行代码骨架、

在弱网环境（带宽受限、随机丢包、突发抖动）下，要让实时消息“到得准、占得省”，关键不在更强硬件，而在**可量化的压测方法**与**对症的 QoS 策略**。本文从工程视角出发，给出一套可复现的 **端到端压测方案**：链路建模（UDP/以太网、UART、CAN-FD）、丢包/限速与抖动注入、指标体系（p50/p95/p99 时延、丢包率、队列水位、CPU/内存高水位），并基于 DDS/RTPS 的 QoS 组合（Reliable/BestEffort、History/Depth、TimeBasedFilte

在移动机器人与嵌入式控制系统中，增益、阈值、滤波窗等“旋钮”直接影响稳定性与能效。把它们做成**可在线调整**的参数能极大缩短调试周期，但也带来一致性、实时性与安全风险。本文从工程视角搭建一条 **ROS 2 ↔ MCU** 的动态调参链路：上位用 `rclcpp` 声明参数、监听 `ParameterEvent`，下位在 FreeRTOS 上实现**参数服务器**（类型/范围校验、影子副本、原子应用、断电持久化）。围绕 **DDS-XRCE** 选 Reliable/Best-effort 的通道、定义

micro-ROS 通过 DDS-XRCE 把 ROS 2 能力带到 MCU。链路怎么选、参数怎么配，决定了时延、抖动与丢包上限。本文用工程视角对比 **UDP/以太网、UART/串口、CAN-FD/自定义传输** 的适配要点与性能边界，给出 **Agent/Client 配置模板**、**缓冲与 MTU/分片** 的关键参数，并设计一套可复现的 **端到端时延测量** 方法：在 MCU 与主机双方打时间戳，结合 GPIO/逻分或定时器捕获，统计 p50/p95/p99 与丢包/重传。最后提供优化清单与排错

QoS 决定了 ROS 2 话题在网络上的**可靠性、时序与资源占用**。本文从 DDS/RTPS 基础出发，围绕 **可靠性（Reliable/BestEffort）**、**历史深度（History Depth）** 与 **Deadline/Liveliness** 三大核心维度，给出可直接落地的 **QoS 配方与调试流程**：常见传感器/控制指令/地图数据的推荐 QoS 组合，端到端时延与丢包的定位方法，Intra-process/共享内存/Loaned messages 的低延迟实践，以及 De

分布式机器人与多板协同时，**时间一致性**直接决定传感融合、控制相位与日志追溯的可信度。本文先用工程视角梳理 **PTP/Chrony/NTP** 的差异与选型，然后搭建一套“PC（Chrony）作上位时钟、交换机透明转发、MCU（FreeRTOS+LwIP）端实现时间对齐”的最小闭环。重点给出 **硬件时间戳路径**、**FreeRTOS 任务模型**、**LwIP 端 SNTP/自实现 PTP 客户端的接口层设计**、**软件伺服（PI）校时策略** 与 **Holdover 回退**；最后用 **G

控制环“不稳”的根因，往往不是算法，而是**时间基不准**与**调度抖动**。本文面向 MCU/RTOS 场景，给出一套可复现的**时间基误差与控制环抖动测量方法**：以 GPIO 打点 + 逻辑分析仪/示波器做极简外测，用 **硬件定时器输入捕获 / DWT CYCCNT** 做内测与在线统计；系统评估 **vTaskDelay vs vTaskDelayUntil**、Tickless/WFI、SysTick/硬件定时器唤醒、以及中断/ DMA/总线争用对抖动的影响。配套最小代码骨架、统计口径（RMS/

面向电池驱动的移动底盘，设计一套“轻量、稳健、可回放”的健康日志器：以统一结构体记录 **线速度 v / 角速度 ω / 相电流 / 温度 / 事件码**，在 RTOS 下采用“ISR/任务只入队 + 单写者二进制落盘”的写路径，结合 **页/簇对齐、批量提交、Tickless/WFI 协同、DMA 合并写**，在低功耗条件下维持高可用；文件侧使用 **段式追加 + WAL 提交 + CRC 尾标记** 与 **A/B 元数据**，保证断电可恢复。提供最小 Python 解析器与回放脚本，验证轨迹与事件对齐

本文围绕“标定值/零偏/阈值/PID 系数”等小体量但关键的参数，设计一套适配 RTOS 与低功耗设备的本地参数服务器：采用 K/V 结构与命名空间管理，页内 TLV 编码与 CRC 校验，A/B 快照配合单记录 WAL 提交，断电可恢复且占用 RAM/CPU 很小。针对 SPI NOR + LittleFS 与 SD + FatFs 两类介质给出对齐与同步策略；在 Tickless/WFI 下通过字节阈值与关键事件强制提交实现功耗可控；以压缩/整理（compaction）与段式组织降低写放大并做磨损均衡。

电池设备与小型 MCU 的闪存常年承受日志与参数写入，既要省电又要耐久。本文面向 RTOS 场景，系统梳理“写放大从哪来、如何量化、如何在不增加 RAM/CPU 负担的前提下降到可控区间”，并给出在 Tickless/WFI 下的刷盘节奏、DMA 合并写、段式追加与回收（GC）、冷热数据分层、A/B 快照和文件系统参数（LittleFS/FatFs）的配置要点。配套擦除/日与寿命预测的计算口径与监测指标，最后给出验证与回归测试清单，帮助在资源受限与低功耗条件下实现长期稳定的磨损均衡与低写放大。

面向受限 MCU 与电池设备，介绍如何在 RTOS 环境中以最小内存与功耗代价实现轨迹与参数数据的断点续传与抗断电落盘。内容围绕任务与中断分工、缓冲池与零拷贝、低功耗调度与刷盘节奏、原子提交与检查点、A/B 快照与回滚、以及续传窗口与幂等覆盖等关键点，给出可嵌入的轻量示例，兼顾 FatFs 与 LittleFS 的差异与配置。读者可据此在 Tickless Idle 与深睡策略下保持数据一致性与可追溯性。

这是一篇把“可追溯”落到工程细节的实战文：在闪存/SD 卡上实现**断电不丢证据**的黑盒日志。我们不会空谈理论，而是从存储介质与文件系统选择（FatFs / LittleFS / SPIFFS）切入，给出**记录格式（TLV+CRC）**、**原子提交顺序（数据→尾标记）**、**段式追加与预擦除**、**快速恢复扫描**、**稀疏索引+检查点**、**磨损与写放大控制**的完整方案。随后把它接进控制回路（运动学快照/故障码/参数变更），并用**掉电影响注入**和**24h 浸泡**验证恢复时间、丢失上界

速度环通常以 1–5 kHz 周期跑在最高优先级，既要“绝不抖”，又要在 RAM 紧张的 MCU 上节省每一字节。本文面向一线落地：教你**量出来**速度环需要多少栈、**真刀真枪**把它压到可证明安全的最小值，并用**多层防护**兜底。具体包括：编译期栈预算（`-fstack-usage`、链接 Map、调用深度）、运行时高水位与异常帧采样（`uxTaskGetStackHighWaterMark*`/中断堆栈快照）、金丝雀 + FreeRTOS 溢出钩子、Cortex-M MPU 栈守卫区、以及“二分法

控制环跑久了开始“偶尔卡一下”？多半不是算法背叛你，而是堆在背后搞事情：零碎的小对象分配、跨线程释放、隐式字符串拼接、日志缓冲的频繁扩容，时间一长就把堆撕成碎片，延迟和抖动随之而来。本文从工程一线出发，不空谈理论，带你落地一套**可复用的 C++ 分配方案**：用**单调分配器**承接“帧生命周期”对象，用**固定块池/SLAB**承接小对象，用**分离空闲链表**兜底大块，再配上**水位与碎片度监控**、**失败回退策略**与**24h 浸泡测试**。目标很简单——在实时预算内把延迟钉死，把碎片驯服，让控

本篇以“能跑、能测、能复用”为目标：在 FreeRTOS 上同时启用 Idle Hook 与 Tickless Idle，使空闲时暂停系统节拍中断并通过 WFI 进入低功耗，利用 EXTI/RTC 等外部事件精确唤醒；面向常见的平台给出 STM32 与 ESP32 的实现与差异化注意事项，并用 Nordic PPK2 实机量化“启用前/后”的电流与唤醒时延。

在 RAM 资源极度有限的嵌入式平台（如 STM32F0、ESP8266、GD32 系列）上，多线程设计常受限于内存瓶颈，尤其是任务栈、缓冲区与控制块等关键资源容易产生冗余。如何在不牺牲系统稳定性的前提下，实现线程间的结构性资源复用与生命周期错峰控制？本篇将从任务创建、内存结构、消息队列、缓冲区管理等多个角度出发，结合 STM32 和 ESP32C3 平台实战案例，系统讲解小内存系统中线程资源共享的策略与优化技巧。

在嵌入式系统中，RAM 是最受限的资源之一，而任务栈常常因过度保守而导致大面积浪费。如何精确估算任务最小堆栈用量？如何通过结构性优化手段在保障系统稳定性的同时节省内存？本篇文章基于 STM32 和 ESP32 的真实工程项目，从任务逻辑、函数调用、调度行为三个维度分析栈消耗根因，提出可量化的栈压缩方法和栈复用策略，并通过动态水位监控和栈空间打包技术，实现最大化内存效率。

在嵌入式 RTOS 系统中，任务栈溢出是导致系统不稳定、死机、任务失效的核心隐患。特别是在资源受限的 MCU 环境下，不合理的栈配置、不及时的水位监控或缺失的越界保护手段都可能使系统运行状态不可控。本文将以 FreeRTOS 为基础，结合 STM32 和 ESP32 项目中的真实实践经验，系统讲解任务栈使用的运行期监测机制、栈溢出的检测与保护方案、软硬协同的越界防护手段，并给出适合量产部署的栈监控框架与代码模板。

内存越界是嵌入式 RTOS 系统中最隐蔽但最危险的运行时错误之一，常因栈溢出、指针误操作或数组越界引发系统崩溃、任务异常甚至数据篡改。在资源受限的 MCU 平台中，传统的内存保护机制受限，开发者需借助 RTOS 提供的栈检查机制、GDB 调试技巧、手动哨兵位保护等手段构建健壮的越界防线。本文将结合 STM32 和 ESP32 平台的 FreeRTOS 实战项目，系统讲解 RTOS 中的内存越界检测策略与工程实践路径。

在嵌入式系统中使用动态内存不可避免地面临“碎片”问题，这类内存浪费不会立即导致系统崩溃，却往往是引发长期运行异常、任务创建失败、系统重启频发的根源之一。特别是在使用 heap\_4 或 heap\_5 作为内存管理模型的 FreeRTOS 项目中，堆碎片的积累可能导致系统堆空间总量充足但无法分配连续块。本文基于真实项目案例，深入解析碎片的形成机制、典型表现与诊断方法，并结合任务设计、内存对齐、堆策略调整等优化技巧，提供面向量产产品的工程解决方案。

在嵌入式系统中，RTOS 的内存分配策略直接决定了系统稳定性与资源使用效率。本文基于 FreeRTOS 提供的五种内存管理模型（heap\_1 到 heap\_5），结合实际项目中的工程实践，全面解析各模型的分配机制、适用场景、运行代价及其在 STM32、ESP32 等平台上的优化策略。我们将以真实代码与调试案例出发，剖析每种模型的底层结构、性能差异与典型用法，为开发者提供系统性选择与优化参考。

在复杂嵌入式应用中，面对多种传感器（如温湿度、气体、光照、姿态等）并发采集需求，如何设计稳定、高效的多线程架构成为系统性能的关键。本篇聚焦一个典型项目实战场景，深入剖析在 RTOS 下如何通过信号量、消息队列和任务调度机制，构建可维护、易扩展的多线程采集系统，并结合 STM32 和 ESP32 实际平台，提出同步与调优策略。