高速IO常用HSTL/LVDS/SSTL接口电平的简单对比

HSTL(High Speed Transceiver Logic)是单端 I/O 接口之一,HSTL的标准为EIA/JESD8-6,单端和差分输入缓冲器规范以及上拉输出缓冲器都包含在这个标准中。它一般工作在 200MHz以上,通常采用CMOS和 BiCMOS器件,可以极大地提高系统的总体性能,适用于多存储器组地址总线的驱动。HSTL标准的I/O结构是差分输入,其中一个输入在芯片内部被连接到由用户提供的参考电压上,所接收的最小差分输入摆幅为0.65~0.85V,输出驱动 LVTTL,输出额定范围为0~1.5V。 HSTL 需要4个工作电压: HSTL芯片功率供电电压Vdd;芯片输出缓冲器供电电压Vddq;接收器的参考电压Vref;接收电路上拉电阻的端接电压Vtt。根据输出驱动要求,输出规范分为 4 类,下图是Ⅰ类HSTL对称并联端接电路。HSTL IC不要求同时具备 4 类(Ⅰ类~Ⅳ类)输出驱动器,但必须至少支持其中的一类。为了允许任何 HSTL IC 能够接收任何HSTL输出驱动器,每个HSTL IC必须给出所有 4 类输入参考电平 Vref。

17743e775dfcb77636ce69288fd219ce.png

LVDS(Low Voltage Differential Signaling,低电压差分信令)又称 RS-644总线接口,是20世纪90年代推出的一种传输和接口技术,它是PCB板级或子系统间高速数据传输的一种高可靠、低功耗、低噪声、低成本的解决方案。LVDS技术规范有两个标准:一

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

芯片电源完整性与信号完整性设计

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值