高速IO常用HSTL/LVDS/SSTL接口电平的简单对比

芯片电源完整性与信号完整性设计

已于 2024-08-24 09:43:16 修改

阅读量1.6k

点赞数 6

文章标签：单片机嵌入式硬件

于 2024-08-23 11:30:35 首次发布

本文链接：https://blog.csdn.net/sinat_30055139/article/details/141482002

版权

HSTL（High Speed Transceiver Logic）是单端 I/O 接口之一，HSTL的标准为EIA/JESD8-6，单端和差分输入缓冲器规范以及上拉输出缓冲器都包含在这个标准中。它一般工作在 200MHz以上，通常采用CMOS和 BiCMOS器件，可以极大地提高系统的总体性能，适用于多存储器组地址总线的驱动。HSTL标准的I/O结构是差分输入，其中一个输入在芯片内部被连接到由用户提供的参考电压上，所接收的最小差分输入摆幅为0.65~0.85V，输出驱动 LVTTL，输出额定范围为0~1.5V。 HSTL 需要4个工作电压： HSTL芯片功率供电电压Vdd；芯片输出缓冲器供电电压Vddq；接收器的参考电压Vref；接收电路上拉电阻的端接电压Vtt。根据输出驱动要求，输出规范分为 4 类，下图是Ⅰ类HSTL对称并联端接电路。HSTL IC不要求同时具备 4 类（Ⅰ类~Ⅳ类）输出驱动器，但必须至少支持其中的一类。为了允许任何 HSTL IC 能够接收任何HSTL输出驱动器，每个HSTL IC必须给出所有 4 类输入参考电平 Vref。