【FPGA】IO电平标准

‌FPGA支持多种IO电平标准‌，这些标准包括但不限于TTL, CMOS, LVTTL, LVCMOS, ECL, PECL, LVPECL, RS232, RS485, LVDS, GTL, PGTL, CML, HSTL, SSTL, PCI/PCIe, 3.3V CMOS, 2.5V CMOS, 1.8V CMOS等。这些标准各有特点，适用于不同的应用场景和传输速度要求。
其中高度信令包括：LVDS、HSTL、SSTL、GTL、ECL和CML。

1 LVCMOS（低压CMOS）

LVCMOS（LowVoltage Complementary Metal Oxide Semiconductor）电平标准即低压互补金属氧化物半导体电平标准是JEDEC（JESD8-5）的一种通用电平标准。该标准包括LVCMOS12、LVCMOS15、LVCMOS18、LVCMOS25和LVCMOS33。

1.1 TTL、CMOS、LVTTL、LVCMOS逻辑电平定义

TTL和CMOS逻辑电平被广泛认可，是数字电路设计中最常见的两种逻辑电平，LVTTL和LVCMOS是它们的低电平版本。
TTL指晶体管-晶体管逻辑，由于晶体管是流控器件，且输入电阻较小，因此TTL电平的器件速度较快，但功耗较大；CMOS是MOS管逻辑（就是一个NMOS和一个PMOS互补输出），由于MOS管是压控器件，且输入电阻极大，因此CMOS电平的器件速度较慢，但功耗较小，同时由于CMOS器件输入阻抗很大，外界微小的干扰就可能引起电平的翻转，因此在CMOS器件上未使用输入引脚应该做上下拉处理，