systemverilog-结构体struct

结构体

结构体相当于是一组数据类型的封装，是一组变量的集合，可以作为一个整体进行操作；
但结构体的功能比类少，所以还不如直接在测试平台中使用类。
语法：

struct{
	int a,b;
	logic[7:0] add0;
	logic[23:0] add1;
} struct1;
struct1 是这个struct的名字，引用变量时的格式为：
<struct_name>.<variable_name>
对结构体中add1变量进行赋值
struct1.add1 = 24'hF00000;

可以使用关键字typedef来定义结构体，实现对同一个结构体的多次例化，增强结构体的重用性
使用typedef必须进行例化，来获得结构体名。

typedef struct{
	int a,b;
	logic[7:0] add0;
	logic[23:0] add1;
}struct1;
struct1 st0,st1; //例化结构体，进行空间分配