8.乘法器IP核

实数乘法器IP核

乘法运算是数字信号处理中的基本运算。对于DSP、CPU、ARM等器件来讲，采用C语言等高级语言实现乘法运算十分简单，仅需要采用乘法运算符即可，且可实现几乎没有任何误差的单精度浮点数或双精度浮点数的乘法运算。工程师在利用这类器件实现乘法运算时，无须考虑运算量、资源或精度的问题。对FPGA工程师来讲，一次乘法运算就意味着一个乘法器资源，而FPGA中的乘法器资源是有限的。另外由于有限字长效应的影响，FPGA工程师必须准确掌握乘法运算的实现结构及性能特点，以便在FPGA设计中灵活运用乘法器资源。
对于相同位宽二进制数来讲，进行乘法运算所需的资源远多于进行加法或减法运算所需的资源。另外。由于乘法运算的步骤较多，从而导致其运算速度较慢。为了解决乘法运算所需的资源较多以及运算速度较慢的问题，FPGA一般都集成了实数乘法器IP核。