RTL乒乓运算模块设计

已于 2022-10-13 14:23:32 修改
阅读量1.3k 收藏 1
点赞数
分类专栏： RTL 算法设计 文章标签： 数字IC IC验证 fpga开发
于 2022-09-19 21:20:32 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/starry__/article/details/126942360
版权

目录

本模块设计来自于实际工作中的问题，简化了不必要的功能。

基于APB与I2C的多主多从架构设计
《 I2C-bus specification and user manual UM10204—4 April 2014》
《DesignWare DW_apb_i2c Databook - Synopsys》

1. Function Description

1.1. Overview

所设计的乒乓运算模块可实现将原始数据包通过乒乓的方式输入至两个相同的运算模块，运算模块可实现平均数求取，再加上修正数据 b b b得到 x ^ \hat{x} x^，最后按照加权平均数据包协议输出。如下公式

x ^ = k 1 x 1 + k 2 x 2 + k 3 x 3 + k 4 x 4 + . . . k n x n + b \hat{x}=k_1x_1+k_2x_2+k_3x_3+k_4x_4+...k_nx_n+b x^=k1​x1​+k2​x2​+k3​x3​+k4​x4​+...kn​xn​+b

原始数据中不仅包含要求平均的数值，还包括部分直接透传的数据。

修正数据需要根据寄存器的值随时从外部搬移至RAM中。

1.2. Pingpong schedule Operation

整个乒乓运算模块的工作流程如下：

  1. 上电后对各变量复位
  2. 先对各寄存器进行配置
  3. 寄存器配置完毕后，根据工作模式判断是正常工作产生加权平均数据包ADF，还是搬运修订数据
  4. 如果是产生ADF模式，那么就需要通过乒乓的方式将ODF输入两个运算模块，分别计算平均值并打包成ADF输出。计算ADF时，ODF透传变量可在ADF输出之前保持不变，也可通过打拍延迟的方式实现完全流水

ODF解析后，由于透传变量要保持直到ADF打包输出完毕，所以获取一个ODF之后要在ADF产生完毕之前屏蔽其他的ODF输入。当然也可以将透传变量也打拍延迟，这样后续的ODF就不用被屏蔽，但这样消耗资源很多。

  1. 如果是搬运修订数据模式，就需要从外界搬运修订数据至RAM中
  2. 如果是单模块计算ADF，就只用一个模块实现平均。
  3. 搬运修订数据完毕，或者乒乓运算在某个时刻，返回重新读取寄存器的值，以更新模块工作状态。

1.3. Original Data Frame（ODF）

输入的原始数据包是按照如下协议，注意每包ODF待平均变量的个数可能不同

原始数据协议帧格式
Index Bits Name Data Type Unit Description
1[31:0]Frame Head--帧头，应为32'hABCD_1234
2[15:0]Frame Lengthunsigned int-数据包长度，应为（7+2a）
[31:16]Reserved--备用
3[15:0]Frame Counterunsigned int1数据帧计数
[31:16]Reserved--备用
4[31:0]Arrive timeunsigned int150MHZ时钟周期到达时间
5[15:0]alphaunsigned int1透传变量α
[31:16]betaunsigned int1透传变量β
6[15:0]gammaunsigned int1透传变量γ
[31:16]lambdaunsigned int1透传变量λ
7[7:0]Sample_A_Fixed Typeunsigned int1变量A修订数据类型
[15:8]Sample_B_Fixed Typeunsigned int1变量B修订数据类型
[23:16]Sample_C_Fixed Typeunsigned int1变量C修订数据类型
[31:24]Sample_D_Fixed Typeunsigned int1变量D修订数据类型
8~(8+a-1)[15:0]sample_Aunsigned int1待平均变量A，共有a（0＜a≤10）个
[31:16]sample_Bunsigned int1待平均变量B，共有a（0＜a≤10）个
(8+a)~(8+2a-1)[15:0]sample_Cunsigned int1待平均变量C，共有a（0＜a≤10）个
[31:16]sample_Dunsigned int1待平均变量D，共有a（0＜a≤10）个
(8+2a)[31:0]Reserved--备用
(9+2a)[31:0]Reserved--备用
(10+2a)[31:0]Check Sumunsigned int-2~(9+2a)按Byte累加校验和

1.4. Average Data Frame（ADF）

对原始数据包中的3、4、5、6、7项直接透传，根据第7项选择变量ABCD的修订数据类型，从RAM中取出修订数据。再根据配置的寄存器对变量ABCD进行加权平均，该过程可通过流水线实现。最后加上修订数据，构成如下平均数据协议帧格式

但要注意由于我们是乒乓实现，而且协议中标注了帧计数，所以ODF的输入顺序要与ADF输出顺序对应起来。

平均数据协议帧格式
Index Bits Name Data Type Unit Description
1[31:0]Frame Head--帧头，应为32'hA5A5_B6B6
2[15:0]Frame Lengthunsigned int-数据包长度，应为16'd9
[31:16]Reserved--备用
3[15:0]Frame Counterunsigned int1数据帧计数
[31:16]Reserved--备用
4[31:0]Arrive timeunsigned int150MHZ时钟周期到达时间
5[15:0]alphaunsigned int1透传变量α
[31:16]betaunsigned int1透传变量β
6[15:0]gammaunsigned int1透传变量γ
[31:16]lambdaunsigned int1透传变量λ
7[7:0]Sample_A_Fixed Typeunsigned int1变量A修订数据类型
[15:8]Sample_B_Fixed Typeunsigned int1变量B修订数据类型
[23:16]Sample_C_Fixed Typeunsigned int1变量C修订数据类型
[31:24]Sample_D_Fixed Typeunsigned int1变量D修订数据类型
8[31:0]sample_A_aveunsigned int1变量A加权平均结果
9[31:0]sample_B_aveunsigned int1变量B加权平均结果
10[31:0]sample_C_aveunsigned int1变量C加权平均结果
11[31:0]sample_D_aveunsigned int1变量D加权平均结果
12[31:0]Reserved--备用
13[31:0]Reserved--备用
14[31:0]Check Sumunsigned int-2~11按Byte累加校验和

1.5. Fixed Data Transfer

变量ABCD作加权平均时的修订数据需要根据在ODF中修订数据类型号，从内部RAM读取相应的修订数据参与加权运算。四个变量对应着四个RAM，每个RAM存储着128个修订数据可供使用。

当寄存器要求模块改变RAM中的修订数据时，就需要模块从外部搬运新的修订数据至这四个RAM中。

1.6. AXI4-Stream 与 APB 5.0

使用AXI4-Stream协议实现ODF和ADF的接受和发送，见高级可拓展接口 4.0 - 流传输（Advanced eXtensible Interface 4 - Stream, AXI4-Stream）

使用APB协议实现寄存器部分的配置，见高级外围总线 5.0（Advanced Peripheral Bus, APB）

2. Feature List

要实现的feature如下

● 实现两个模块乒乓作加权平均和数据补正功能。权重数据位宽16bit由寄存器控制。

● 实现补正数据动态更改功能

● 使用AXI4-Stream实现ODF和ADF的打包和发送，ACLK频率为150MHZ

● 使用APB5.0实现寄存器配置功能，PCLK频率为36MHZ

3. Block Diagram

模块框架图如下所示，ODF_analysis实现ODF的解析，两个multiplier实现加权、平均和补正，修订数据位于寄存器模块pingpong_ave_reg内

在这里插入图片描述

4. Interface Description

整个子系统的接口描述如下

Group Signal Direction Width(bits) Description
Register Configuration prstn input 1 异步低复位
pclkinput1时钟，为36MHZ
paddrinput32APB地址，用于对pingpong_ave_reg内寄存器片选
pselinput1APB选通，用于对pingpong_ave_reg选通
penableinput1
pwriteinput1高写低读
pwdatainput32写入数据
prdataoutput32读出数据
preadyoutput1
pslverroutput1传输是否错误
ODF input aclkinput1AXIS时钟
arstninput1AXIS低电平异步复位
tdata_ODFinput32AXIS数据
tvalid_ODFinput 1tdata有效
tlast_ODFinput 1指示最后一个tdata
tready_ODFoutput 1tvalid握手信号
ADF input tdata_ADFoutput32AXIS数据
tvalid_ADFoutput 1tdata有效
tlast_ADFoutput 1指示最后一个tdata
tready_ODFinput 1tvalid握手信号

之后是需要配置的参数描述

Parameter Units Description
MUL_OUTPUT_STAGES_NUM个pingpong_ave_mul模块每次与权重乘完后延迟的拍数

5. Finite State Machine Description

整个状态机如下图，包含了用于寄存器配置的Disable Mode模式、搬移补正数据的Carrying Fixed Data Mode模式、单模块运算的Solo Operation Mode模式和乒乓运算的Pingpong Operation Mode模式。

在这里插入图片描述

对各状态作解释

● IDLE： 初始状态，在该状态下可对寄存器进行改写、根据寄存器切换工作模式

● FIX_CARRY： 在Carrying Fixed Data Mode模式下，对4个补偿数据RAM写入新的修订数据，写完毕后根据Carrying Fixed Data Done条件返回IDLE

● ODF_REC与ADF_GEN： 当进入Solo Operation Mode模式时表示单模块运算，该状态表示等待ODF。当等待ODF超时后，会返回IDLE状态。获取一个ODF后则进入ADF_GEN状态，等待产生ADF，产生ADF后进入IDLE状态，以检查寄存器判断停止运算或是否要切换到其他状态。

● CHECK_STOP与PING:ODF_REC PONG:ADF_GEN： 当进入Pingpong Operation Mode模式时表示乒乓模块运算，CHECK_STOP为中转状态。

首先检查PING ADF FIFO是否为空，如果是则说明PONG ADF FIFO中可能存在上一次运算遗留的ADF未读出，所以此时要PING 写ODF、PONG读ADF，进入PING:ODF_REC PONG:ADF_GEN状态。

在PING:ODF_REC PONG:ADF_GEN状态下，如果PING获得了ODF且PONG算出了ADF，那么就返回CHECK_STOP以检查寄存器是否停止。如果PING等待ODF超时或者PONG ADF FIFO本来就空，则也进入CHECK_STOP状态

在这里插入图片描述

● CHECK_STOP与PING:ADF_GEN PONG:ODF_REC： 如果PING ADF FIFO非空，则说明PONG ADF FIFO是空的，就可以进入PING:ADF_GEN PONG:ODF_REC状态

在PING:ADF_GEN PONG:ODF_REC状态下，产生了ADF，并且收到了ODF或等待ODF超时，就返回CHECK_STOP状态

在这里插入图片描述

6. Register Description

Offset Address Register Name Field(bits) Access Field Name Default Value Description
0x00PA_ENABLE[0]RWENALBE1'b0Control whether pingpong_ave is enabled
[2:1]RWWORK_MODE2'd02'b00: Stop Operation Mode;2'b01:Carrying Fixed Data Mode;2'b10:Solo Operation Mode
[31:3]Reserved
0x04PA_WEIGHT_K1_K2[15:0]RWWEIGHT_K116‘d0weight value for average calculation
[31:16]RWWEIGHT_K216‘d0weight value for average calculation
0x08PA_WEIGHT_K3_K4[15:0]RWWEIGHT_K316‘d0weight value for average calculation
[31:16]RWWEIGHT_K416‘d0weight value for average calculation
0x0CPA_WEIGHT_K5_K6[15:0]RWWEIGHT_K516‘d0weight value for average calculation
[31:16]RWWEIGHT_K616‘d0weight value for average calculation
0x10PA_WEIGHT_K7_K8[15:0]RWWEIGHT_K716‘d0weight value for average calculation
[31:16]RWWEIGHT_K816‘d0weight value for average calculation
0x14PA_WEIGHT_K9_K10[15:0]RWWEIGHT_K916‘d0weight value for average calculation
[31:16]RWWEIGHT_K1016‘d0weight value for average calculation
0x18PA_ODF_MODE[0]RWODF_BLOCK_MODE2‘d0Indicates the masking mode of the ODF. 2'd0 indicates that an ODF is acquired and then masking begins until a packet of ADF is output. 2'd1 indicates that ODF is never blocked. In this case, staging of the transparent transmission variable is required, which will take more resources.
[8:1]RODF_RECEIVE_NUM8‘d0Number of ODF already received
[16:9]RWODF_TIMEOUT8‘d150Clk periods of waiting for ODF coming
[31:17]reserved
0x1CPA_ADF_MODE[7:0]RADF_GENERATE_NUM8‘d0Number of ADF already made
[31:8]reserved
0x20PA_MUL_STAGES[7:0]RSTAGES_NUM_ONCE_AVE8‘d60Number of periods of clock of calculating average result of one argument of sample A to D
[31:8]reserved
0x24~0x120PA_SAMPLE_A_FIX_RAM
0x124~0x220PA_SAMPLE_B_FIX_RAM
0x224~0x320PA_SAMPLE_C_FIX_RAM
0x324~0x420PA_SAMPLE_C_FIX_RAM

7. Submodule Design

RTL乒乓运算模块设计 - Submodul Design

8. RTL Coding

9. Testbench Coding

10. Verification

Starry丶
关注
专栏目录
【Verilog基础】RTL设计指导原则（面积与速度互换、模块复用、串并转换、乒乓操作（乒乓buffer）、流水线操作）
努力，加油每一天鸭~
02-28 652
【Verilog基础】RTL设计指导原则（面积与速度互换、模块复用、串并转换、乒乓操作（乒乓buffer）、流水线操作）
12.流水线设计方式
FPGA/MATLAB学习教程/源码/项目合作开发
03-04 2351
流水线设计是一种典型的面积换性能的设计。一方面通过对长功能路径的合理划分，在同一时间内同时并行多个该功能请求，大大提高了某个功能的吞吐率；另一方面由于长功能路径被切割成短路径，可以达到更高的工作频率，如果不需要提高工作频率，多出来的提频空间可以用于降压降功耗。流水线设计是完美的时间并行。因为流水线上每一级的处理都是一个时钟周期的延时，并且一动则全动，每一级的延时可以完美的掩盖起来，最高实现与流水级数相同数量的请求并行度。 流水线实际上是将组合逻辑系统分割，然后在间隙插入寄存器，暂存中间数据。其思想就是要将
RTL设计思想之乒乓操作
lichong_aaa的博客
01-20 739
RTL设计思想之乒乓操作，邸志雄老师课程，以及个人的一些理解。
FPGA-----RTL模块基础概念（例解：异步复位、同步释放）
ZKERK的博客
06-08 7832
FPGA设计可以包括为RTC模块设计与组合模块设计，RTC模块又是FPGA设计中的主要难题。RTC的英文全称是Real-Time Clock,翻译过来是实时时钟芯片。RTC是PC主板上的晶振及相关电路组成的时钟电路的生成脉冲，系统时钟每一个cpu周期加一，每次系统时钟在系统初起时通过RTC初始化。 ...
Linux I2C调试
最新发布
汽车以太网和SOA
10-01 4061
Linux I2C调试
RTL乒乓运算模块设计 - Submodule Design
Starry__的博客
09-30 1288
根据APB接口的特性，此处本质上是将APB接口转化为标准握手接口。
DesignWare DW_apb_i2c
03-10
Databook
RTL Design Spec
Starry__的博客
04-14 1586
旨在总结工作和练习中常用的算法设计方法，以下框架遵循一个子系统的设计流程。按照：综述→时序/状态机/流水过程→寄存器→子功能→接口协议的框架介绍模块，必要时加入时序图、架构图 列表描述要具备的功能和具体指标 ● 使用APB接口接受数据，再采用SPI发送出去● 时钟采用100MHZ● 具备仲裁和时钟同步功能● 可实现快速（100kbps）、高速（400kbps）和超速（1Mkbps）变化基于自顶向下的思路，划分为顶层模块和多个子模块，子模块包括寄存器模块、状态机控制模块、桥模块、其他子模块，作出架构图 下图中
RTL设计指导原则之面积和速度互换
Andy_ICer的博客
04-08 3065
面积和速度是对立统一的矛盾体，既想要设计面积最小，又想运行频率最高，这是不现实的。科学的设计目标应该是在满足设计时序要求（包含对设计最高频率的要求）的前提下，占用最小的芯片面积，或者在所规定的面积下，使设计的时序余量更大，频率更高。
verilog 写rtl注意事项_Verilog：笔试面试常考易错点整理
weixin_39907289的博客
12-19 529
欢迎大家关注“数字IC剑指offer”公众号！1.Verilog为什么适合描述硬件设计？always块间是并行的，符合硬件中电路并行计算的特性always时钟触发的特性，符合寄存器的行为Verilog是一种自顶向下的层次化设计方法，能够将复杂的大型数字系统划分为规模较小且功能相对简单的单元电路，从而加速大型数字系统的设计、调试等工作Verilog的行为级描述方法可以简化硬件电路的设计，可借助于高级...
DesignWare DW_ahb_icm Databook
12-21
DesignWare DW_ahb_icm Databook
第三章 DW_apb_i2c 使用1--读写eeprom
原海青木的博客
12-07 4727
DW_apb_i2c 使用介绍1--i2c初始化以及eeprom读写测试
DW_apb_i2c学习笔记之IP微架构
jinfeixibi1230的博客
07-19 983
需要注意的是，I2C用的IO，一般是I2C专用的IO,当然条件有限的时候也可以GPIO的cell去替代。这样接的作用是当ic_clk_oe为高时，芯片向外输出低电平，当ic_clk_oe为低时，SCL通过ic_clk_in_a端口传到芯片内，检测这个信号可以检测此时serial bus处于什么状态。完成一笔数据的传输。2. 作为slave，slave不断检测serial bus上面的信号，检测到bus上的数据和IP内部寄存器中存储的地址相同，根据读写位的情况判断接收数据或发送数据。
基于APB与I2C的多主多从架构设计
Starry__的博客
08-31 2710
注意I2C中SDA发送的数据均是在发送FIFO上取得的，每取一个数据发送一次，所以APB的paddr要是FIFO的地址而不是某个i2c slave某个寄存器的地址！注意master要输出SCL但是并不能单独拉一个新的模块baud_clock_gen，这是因为I2C不是基于沿进行驱动和采样数据的，而是基于电平，后文会讲到。实现多主多从的I2C总线架构，波特率选择为 1Mbps，使用7bit寻址，具备通用广播、SCL同步、SDA仲裁功能。● 每个i2c设备的寄存器地址如下。● 实现3主3从的I2C总线架构。..
DW_APB_I2C项目总结
weixin_49155137的博客
09-06 1757
APB - I2C 模块作用：接收来自APB总线的数据，通过两组FIFO和移位寄存器，将从APB到I2C的数据进行串并转换。（类似APB-UART）进行写操作时，数据会先写到DW_APB_I2C的TX FIFO中。并且通过APB写入到DW_APB_I2C的IC_TAR寄存器的地址值，先把这个发到I2C线上，寻找对应的I2C设备。有设备回应后，再把寄存在DW_APB_I2C 内部TX FIFO的数据，通过TX shift一拍一拍的打到I2C线上，这样I2C上的SLAVE就可以收到写入的数据。 进行读操作时，
【电赛】MSP432P401R——ADC+DMA+串口打印
m0_64886697的博客
07-16 5508
本文深入探讨了如何通过MSP432上的ADC和DMA技术，实现高效的数据处理和转换。我们将揭示如何巧妙地配置和使用ADC模块，以及如何利用DMA的自动模式，在保证数据处理连续性和实时性的同时，极大地提升处理效率。文章内容充满实用价值，无论你是嵌入式系统的开发者，还是对微控制器编程感兴趣的学习者，都绝对不能错过！
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Starry丶

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值