typedef class 的使用 — SystemVerilog,sv

    在同一个文件中有好多的类,如果两个类之间都需要另一个类的句柄。,当编译器在处理第一类声明的过程中,编译器遇到对第二个类C2的句柄声明,此时对第二个类的引用还未定义,编译器这时会一个未定义的错误。如下所示:
在这里插入图片描述
    这时我们就可以使用typedef class的方式,将第二个类提前声明。此外,诸如 sequencer 中我们一般不做特别的处理,所以我们可以使用如下的方式,可以避免去再写一个sequencer 的类。

typedef uvm_sequencer#(my_transaction) my_sqr;
评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

小小verifier

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值