#systemverilog# 关键字之 typedef 知多少

在SV 中，有个关键字 typedef ，它到底有什么作用呢，具体在什么场合下使用呢。更复杂的场合，定义一个class, 而且该class 中实例化一个自身class 的对象，又该怎么处理呢？

别慌，今天一起学习一下。

目录

无规矩不成方圆

Rule 1：

Rule 2：

Rule 3：

Rule 4：

Rule 5： 

拒绝纸上谈兵

搞点小事情

---

无规矩不成方圆

Rule 1：

根据SystemVerilog 参考手册，用户可以定义新的数据类型，前提是使用 typedef。是否想到C语言类似的用法。

typedef  int intP ;

....

intP a,b;

Rule 2：

一个 type 可以被使用，但前提是：它第一次defined 成为一种 type, 通过typedef 的形式。（该原则不适用与enum 枚举类型数据变量，枚举类型使用之前必须被完整定义）