Verilog开源项目——百兆以太网交换机（八）包缓存模块设计

于 2024-10-08 21:37:17 发布
阅读量1.2k 收藏 26
点赞数 28
分类专栏： Verilog开源项目——百兆以太网交换机 文章标签： 开源 缓存 硬件架构 网络协议 算法
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/sz_woshishazi/article/details/142686342
版权

Verilog开源项目——百兆以太网交换机（八）包缓存模块设计


🔈声明：未经作者允许，禁止转载
😃博主主页：王_嘻嘻的CSDN主页
🔑全新原创以太网交换机项目，Blog内容将聚焦整体架构、模块设计方面；更新周期可能会略慢，希望朋友们多多包涵
🧡关注本专题的朋友们可以学习到原创交换机设计的全流程，包括设计与验证（FPGA）。
🚩第一代交换机 — 从零开始 verilog 以太网交换机系列专栏：点击这里
💥第二代交换机 — Atom（百兆以太网交换机）专栏：点击这里

  包缓存模块负责在Atom查询目的端口时，缓存接收到的Packet，以保证在多种场景下端口不会拥塞。Atom DB（DataBuffer）支持2MB的缓存空间，并支持按队列优先级提供QoS服务。


一、Feature

  • 数据交换能力支持400 Mbps；
  • 支持2MB的数据交换空间；
  • 链表形式存储LPH、payload，支持快速drop Packet；
  • 支持Packet优先级管理；
  • 支持DB -> PM多种仲裁输出方式；
  • 支持根据space size和space threshold，向MAC发送pause frame插入信号；
  • 支持Flush功能；
  • 支持每个优先级队列空间的配置，支持全局共享空间设置；
  • 支持多播、广播包的拆分处理，统计广播包被连续反压次数；

二、概述

请添加图片描述


  DB（data buffer）负责在查询目标端口，以及Packet处理过程中缓存大量Packet，Atom支持2MB数据的缓存空间。此外DB还支持按优先级的方式管理缓存，以支持QoS。

  当Packet被存入Common Buffer Pool后，会分成LPH和Payload两部分存储，查询过程中仅传输LPH。当查询结束后，Packet的LPH和Payload都将转移到输出队列中，等待PM主动拉取Packet。


三、接口

请添加图片描述

请添加图片描述

请添加图片描述


四、功能设计

a）缓存管理

  为了增加有效传输效率，DB与TBM之间仅传输LPH，另一方面，如果LPH和Payload在同一memory中存储，考虑到LPH需要频繁读写，会影响PF->DB和DB->PM通路，所以Atom将使用256x16k和256x64k两块ram分别存储LPH和Payload。

  使用下图数据结构管理LPH和Payload，为了减少Pointer数量，Payload将以4x256-bits为单位，若一个Packet没有用完，该单位也不能再被使用。使用两块memory存放LPH的next_pointer和LPH本体，LPH指向Payload的pointer可以从LPH中获取，Payload之间的Pointer存放在free pointer list中。


在这里插入图片描述


  考虑到PM由于QoS和风暴控制策略导致DB drop Packet的场景，DB需要支持快速drop的功能，以提高drop效率。为此，DB将保存每个Packet Payload链表最后一个pointer，将该packet tail pointer放在LPH中一并存储。

  通过上述结构，可以在需要drop时，直接修改free pointer list的tail pointer，来完成drop操作。


LPH Pointer List（LPL）

  由于DB通过TBM查询到dst Port后，会将Packet按优先级放到发送队列上，所以对LPH而言，DB中存在17条队列，8条接收队列，8条发送队列，1条空闲队列，每条队列都需要记录各自的头尾指针，以便管理，队列结构如下。

               请添加图片描述


Payload Pointer List（PPL）

  PPL和LPL结构相同，同样包括17条队列，只不过存储的是Payload pointer，在此不重复说明。


Receive packet flow

  1. 根据LPH.priority确定LPH所需前往的链表；
  2. 确定链表是否还有空间存放Packet，若空间不足，根据配置策略操作；
  3. 若空间足够，将LPH写入LPL.free list.head pointer中，同时将next LPH pointer和next Payload pointer同步存入LPH本体中，并更新LPL.link list pointer；
    根据读取LPL.free list.head pointer读取下一个free list pointer，作为新的LPL.free list.head pointer;
  4. 将Payload写入PPL.free list.head pointer中，一个地址可连续写入4拍Payload，Packet间不交叠使用，并更新PPL.link list pointer；
    根据PPL.free list.head pointer读取下一个free list pointer，作为新的PPL.free list.head pointer;
  5. 当写入最后一拍Payload后，以LPH pointer作为地址，向Frame tail buffer中写入payload tail pointer；

在这里插入图片描述


Search Port flow

  1. 当DB接收Packet后，根据仲裁策略，选择一个优先级；
  2. 根据对应TC的LPL.link list head pointer读取LPH内容，并发送至TBM，此时仅更新LPL.rx.link list head pointer，不做freelist更新；
  3. 等待TBM返回搜索完毕的LPH（该过程中DB仍可以不断执行1、2）；
  4. 根据TBM返回的LPH，链入LPL.tx.link list tail pointer，并把Payload.rx link list链到tx link list；

在这里插入图片描述

Send packet flow

  Send packet flow与receive packet flow类似

  1. 根据QoS策略和PM状态，选择一个tx队列，向PM发送Packet；
  2. 根据LPL.link list head pointer读出LPH内容和next LPH pointer，获得Payload head pointer，并向后发送该LPH，及更新LPL.link list head pointer；
  3. 释放LPH pointer；
  4. 根据Payload head pointer，按顺序读取所有Payload，并使用next LPH pointer，读取新的Payload pointer作为PPL.link list head pointer
  5. 释放PLP pointer；

Note：因为DB处理TBM乱序包需要修改LPL和PPL的中间链表，影响效率和性能，所以TBM的rsp会进行保序处理。


Drop packet flow

  当PM的风暴控制或QoS控制达到较严重程度时，会要求DB直接丢弃对应队列的Packet，如果DB仍然一拍拍drop，遇到huge packet时，将严重影响其它队列性能，所以DB设计了一种快速drop的机制。

  1. 确定tx.link list仲裁到的队列是否需要drop；
  2. 根据LPL.link list head pointer读出LPH内容和next LPH pointer，获得Payload head pointer，更新LPL.link list head pointer；
  3. 通过next LPH pointer，拿到next packet.Payload head pointer，以及next Packet.tail pointer，更新PPL.tx.link list head pointer为next packet.Payload head pointer；
  4. 释放LPH pointer和Payload pointer，更新原始PPL.free list pointer的next pointer，更新PPL.free list tail pointer；

在这里插入图片描述

b）List Space Config

  Atom DB根据寄存器可对内部空间进行静态分配：

  1. 全局模式：当设置为全局模式时，8条优先级链表共享2MB缓存空间，采用先到先得模式；
  2. 局部模式：每条链表配置了固定空间，并留有一部分空间作为共享空间，禁制越界使用其它链表空间；
    两种模式下都需实时监控空间使用情况，并输出给CSR以供上层监测。

c）Flush

  Atom flush分为global flush和link-list flush，会在LPH中的flush type区分，flush flow中，DB只需要保证接收到的flush packet不要乱序，它一直保持链表中的位置。当DB把标有flush bit的Packet送给PM后，PM会结束flush flow，并上报。

需要注意，收到flush后，并不绝对保证对应优先级后面没有Packet继续进入DB。



若有不专业或错误之处，欢迎指正！

具体电路实现及验证环境代码会在准备完毕后开源，目前暂时不能给出，请见谅

搜索关注我的微信公众号【IC墨鱼仔】，获取我的更多IC干货分享！

王_嘻嘻
关注
专栏目录
[源代码]Verilog_HDL数字系统设计与验证--以太网交换机案例分析.rar
05-02
[源代码]Verilog_HDL数字系统设计与验证--以太网交换机案例分析.rar
从零开始 verilog 以太网交换机（二）MAC接收控制器的设计与实现
最新发布
sz_woshishazi的博客
01-18 4669
本章进行MAC控制器的设计与实现，共分为两个部分：接收控制器和发送控制器。整体架构可以参考：从零开始 verilog 以太网交换机（一）架构分析，本文将首先分析MAC接收控制器的设计。 关注本专题的朋友们可以收获一个经典交换机设计的全流程，包括设计与验证（FPGA）；以太网MAC的基础知识。新手朋友们还将获得一个具有竞争力的项目经历。
开源verilog仿真工具iverilog+GTKWave使用教程
zkwlyz163988的博客
03-12 1万+
文章目录 前言关于 Icarus Verilogiverilog的安装Windows下的安装Linux下的安装MacOS下的安装查看是否安装成功 基本参数介绍参数-o参数-y参数-I参数-tvhdl Verilog的编译仿真实际应用1.编译2.生成波形文件3....
cache写回法 verilog实现_大金哥的超标量处理器学习笔记之2——Cache
weixin_39924329的博客
11-27 2033
本章首先介绍Cache的基本原理，然后叙述提高Cache性能的几种方法，接着论述多端口Cache的实现方法并给出一个AMD的真实例子，最后介绍超标量处理器通过多端口Cache的取指过程。2.1. Cache的一般设计超标量处理器中分支预测和cache直接决定性能，intel每次处理器升级都会提高分支预测精度和cache的命中率及速度，本章先对cache原理进行叙述。由于时间和空间相关性的存在诞生...
以太网（UDP）开源Verilog专题（二）
亦安的数字小站
08-01 1745
导言 上一期主要讲解了一些概念性的东西以及工程的恢复，本期主要简单讲一下用到的原语以及仿真FIFO，先仿真FIFO最主要的原因是FIFO很简单，需要频繁的调用。 3顶层以及原语 3.1项目顶层 上一期我们讲解过了工程的恢复，下图是该rgmii项目综合完的顶层原理图（kintex7），顶层涉及到的模块有，差分时钟buffer，输入延迟，时钟分频倍频（时钟管理MMCM，和PLL相比的优势是可以动态调整相位），同步复位异步释放模块（关于这个知识点请参阅“”一文，这里不多赘述），延迟模块（IDELAYE..
使用开源软件进行Verilog HDL仿真-安装篇
主的天堂
08-02 1万+
本系列文章介绍使用开源软件Icarus Verilog和gtkwave进行HDL前端仿真。   一、软件简介  Icarus VerilogIcarus Verilog 是一款开源的verilog仿真软件，具有一下特点：跨平台，Linux/BSD/AIX/Mac OSX/Windows编译型仿真软件支持IEEE1364-1995，
基于FPGA的以太网MAC层交换机设计与实现.pdf
07-13
总结来说，本篇文章详细阐述了基于FPGA技术的以太网MAC层交换机的设计原理、硬件选型、模块化设计、编程开发以及性能验证等多个方面，为从事FPGA开发的专业人员和学者提供了一套完整的参考方案。通过深入理解并运用...
百兆以太网程序，fpga，verilog，解析udp协议
08-20
百兆以太网程序，fpga，verilog，解析udp协议，支持crc校验，
vtr-verilog-to-routing:Verilog 到路由——用于 FPGA 研究的开源 CAD 流程
07-24
Verilog-to-Routing (VTR) 项目是一项全球性的合作项目，旨在为进行 FPGA 架构和 CAD 研究和开发提供一个开源框架。 VTR 设计流程将数字电路的 Verilog 描述和目标 FPGA 架构的描述作为输入。 然后执行： 精制与...
Namuru开源GPS接收机基带模块Verilog源码
09-09
Namuru开源GPS接收机基带模块Verilog源码是一套用于设计GPS接收机核心功能的开源硬件描述语言代码。这个项目最初由澳大利亚新南威尔士大学（UNSW）的Peter Mumford发起，并在2007年进行了最后的修订。Verilog是一种...
全平台轻量开源verilog仿真工具iverilog+GTKWave使用教程
luoganttcc的博客
05-09 656
https://zhuanlan.zhihu.com/p/95081329
优秀的 Verilog/FPGA开源项目介绍（二十五）- FPGA图像处理库
OpenFPGA的博客
06-06 7944
今天介绍几个和图像处理的项目，废话不多说，我们开始吧~FPGA-Imaging-Libraryhttps://github.com/dtysky/FPGA-Imaging-Library介绍一个开源的FPGA图像处理库。F-I-L是一个FPGA平台的开源的图像处理库，已经拥有了许多常用操作，并在不断更新中。这些操作被以IP核的形式进行了封装，遵循同一种规范化的接口，同时具...
Verilog开源项目
Flip Program
01-24 6809
讲到开源，必然要准守开源的协议。而且必须要讲究原则： 此处引用阮一峰的博客的一张关于开源许可证的图片作为参考，具体细节以协议条款为准。 Caption RISC-V相关 RISC-V是开源指令集(ISA)。基于RISC-V的开源内核和SoC列表 SiFive Freedom E300/U500 Platform 包含E300和U500的RTL代码，cpu内核基于Rocket，增加了So...
优秀的 Verilog/FPGA开源项目介绍（十九）- 浮点运算器（FPU）
OpenFPGA的博客
03-07 3851
优秀的 Verilog/FPGA开源项目介绍（十九）- 浮点运算器（FPU）介绍浮点运算器（英文：floating point unit，简称FPU）是计算机系统的一部分，它是专门用来进行...
32个FPGA开源网站
myxnew的专栏
10-28 6286
原文地址：32个FPGA开源网站作者：行者无衣 1. OPENCORES.ORG 这里提供非常多，非常好的PLD了内核，8051内核就可以在里面找到。 进入后，选择project或者由http//www.opencores.org/browse.cgi/by_category进入。 对于想了解这个行业动态人可以看看它的投票调查。   http://www.opencores.org
Verilog实现千兆以太网传输
热门推荐
u013915688的博客
08-11 1万+
1 本实验将实现 FPGA 芯片和 PC 之间进行千兆以太网数据通信, 通信协议采用 Ethernet  UDP 通信协议。 FPGA 通过 GMII 总线和开发板上的 Gigabit PHY 芯片通信, Gigabit PHY芯片把数据通过网线发给 PC。在上次的实验中，我们详细讲解了网络传输的过程中如何对数据进行传输，以及数据传输的格式，这次实验中，我们详细讲解如何使用Verilog语言
二层交换机的实现——verilog语言
weixin_43727680的博客
01-13 2200
二层交换机的实现——verilog语言 文章目录二层交换机的实现——verilog语言前言一、MAC地址表二、verilog语言实现1.定义2.always@(posedge clk or negedge reset) 前言 了解以太网交换机和老化机制， 在Netmagic08 平台上用verilog语言实现 一、MAC地址表 在NetMagic0平台上实现交换机的功能，可以将其四个端口的MAC地址表表示如下： 因此我们定义4个reg记录地址表的内容。 MAC地址表操作步骤： 1、当某个接口（假设为
全平台轻量级 Verilog 编译器 & 仿真环境
weixin_34380948的博客
03-22 4025
一直苦于 modelsim 没有Mac版本，且其体量过大，在学习verilog 时不方便使用。 终于找到一组轻量级且全平台 ( Linux+Windows+macOS ) 的编译仿真工具组。 Icarus Verilog + gtkwave 两者为轻量级verilog编译工具，一共不超过20M。 wiki用户指南链接: iverilog 安装工具 Mac利用Homeb...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值