一、view
考虑减少运行时间,只用preCTS的两个view (setup 和 hold )
二、opt setting
三、clock NDR
本来没必要设置这个。但是考虑后期useful skill,可能通过某种开关动clock 绕线,保险起见设置clock NDR,以免返工。
四、route setting
Si??
DFM可制造方法学上的设置,在满足绕线设置和约束的前提下,加入一些可制造方面的余量,比如多打一些孔,防止孔失效导致信号线连接垮掉。
天线效应:现代工艺采用了一种叫离子刻蚀的方法,在制造每一层metal layer的时候,会先在这个layer上铺满金属,而后通过离子刻蚀去掉不要的部分,留下来的就是我们画的net走线了。然而离子刻蚀的时候空间中会出现大量的电荷,这些电荷就会附着在金属表面,电荷量的多少与金属面积正相关。现在金属的厚度一般都要大于金属的宽度,相应的金属线侧边会聚集更多电荷。这些net就如同天线一样吸收着空间中的电荷,如果这根net连接到MOS管的栅极,如果电荷过多就有可能击穿栅氧化层,造成MOS管损坏。
这里工具定义的Antenna violation计算:和栅连接的金属层面积:栅面积,值太大就会报错
解决方法:
第一是叫跳层法,说的是把原本很长的一段net打断,在中间打via连到上层或下层,然后再打via连回来。这样在计算天线效应比率的时候就能少算金属层的面积,进而消除violation。第二种方法是在发生violation的net与地之间插入diode(二极管),这样聚集的电荷就会优先走diode这条路,就避免损坏MOS管。这两种方法都有一定缺点,第一种方法会产生更复杂的绕线,并且会影响原net的timing等,而第二种方法产生更复杂绕线的同时还要加入额外的器件,cell density比较高的情况下就更难摆放。
五、其他
不一定用上。但是还是设置上吧。
六、routeDesign
routeDesign -globalDetail
步骤
1.global route:把moudle分成小块,计算每块绕线情况
2.track assignment:小块里的track依次分布给需要绕线的net
3.detail route:实际绕线
七、报告