FPGA逻辑笔试题（四）

16、一个VHDL程序至少要包括
A 实体 B 子程序 C 结构体 D 进程
解析： VHDL程序的结构基本相同，一般由库、程序包、实体、结构体及配置语句构成。其中实体和结构体两部分是必需的，由这两部分即可构成一个简单的VHDL程序。
17、当稳压管在正常稳压工作时，其两端施加的外部电压的特点为 B
A 正向偏置但不击穿
B 反向偏置且被击穿
C 正向偏置且被击穿
D 反向偏置但不击穿
解析：稳压管也是一种晶体二极管，它是利用PN结的击穿区具有稳定电压的特性来工作的。稳压二极管的特点就是击穿后，其两端的电压基本保持不变。
击穿效应：PN结加反向电压时，空间电荷区变宽，内电场增强。反向电压增大到一定程度时，反向电流将突然增大。反向电流突然增大时的电压称击穿电压，即PN结的击穿表象为反向偏置电流突然增大。基本的击穿机构有两种，即隧道击穿（也叫齐纳击穿）和雪崩击穿。
18、TTL的电源电平是多少 B
A 3.3V B 5V C 220V D 1.5V
解析： TTL电平信号规定，+5V等价于逻辑“1”，0V等价于逻辑“0”；CMOS电源的电平比较宽，为3-15V。
19、对于一般的逻辑电平，各参数需满足如下( C )的关系。
A Vih > Voh > Vt > Vil > Vol
B Voh > Vih > Vt > Vol > Vil
C Voh > Vih > Vt > Vil > Vol
D Vih > Voh > Vt > Vol > Vil
解析：
输入高电平-Vih：逻辑电平1的输入电压，保证逻辑门的输入为高电平时，所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。
输入低电平-Vil：逻辑电平0的输入电压，保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。
输出高电平-Voh：逻辑电平1的输出电压，保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh。
输出低电平-Vol：逻辑电平0的输出电压，保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。
阀值电平-Vt：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平> Vih，输入低电平<Vil，而如果输入电平在阈值上下，也就是Vil～Vih这个区域，电路的输出会处于不稳定状态。
TTL电平临界值：
Vohmin = 2.4V Volmax = 0.4V
Vihmin = 2.0V Vilmax= 0.8V
CMOS电平临界值（设电源电压为+5V）：
Vohmin = 4.99V Volmax = 0.01V
Vihmin = 3.5V Vilmax = 1.5V
综上所述以上参数的关系为：Voh> Vih > Vt > Vil > Vol。
20、 若系统的起始状态为0，在x(t)的激励下，所得的响应为 C
A 稳态响应 B 暂态响应 C 零状态响应 D 强迫响应
解析： 强迫响应：特解的形式由激励信号确定。
瞬态响应:也称动态响应或过渡过程或暂态响应。随着时间增大逐渐消失的响应是瞬态响应，指系统在某一典型信号输入作用下，其系统输出量从初始状态到稳定状态的变化过程。
稳态响应：当足够长的时间之后，系统对于固定的输入，有了一个较为稳定的输出。
零状态响应：是系统的初始状态为零时，仅由输入信号引起的响应。