riscv 开发板 HiFive Unmatched 总览

最新推荐文章于 2024-04-04 13:58:18 发布
最新推荐文章于 2024-04-04 13:58:18 发布
阅读量1.7k 收藏 8
点赞数
分类专栏： riscv 文章标签： 单片机 嵌入式硬件
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u011011827/article/details/121761494
版权 
板子在这里买 https://www.crowdsupply.com/sifive/hifive-unmatched
资料在这里下 https://www.sifive.com/boards/hifive-unmatched

1_soc_datasheet_fu740-c000-manual-v1p3.pdf*
2_板级软件总体介绍_hifive-unmatched-sw-reference-manual-v1p0.pdf*
3_产品硬件简介_HiFive Unmatched Product Brief (released).pdf
4_产品硬件介绍_hifive-unmatched-datasheet.pdf*
5_产品入门指南_hifive-unmatched-gsg-v1p4_ZH.pdf*
6_电路图_hifive-unmatched-schematics-v3.pdf*
7_SDK介绍.png*
A_bom表_bill-of-materials-hifive-unmatched-3b0.pdf*
B_3D模型_hf105-mech-3.step*
C_购买渠道及产品介绍.png*
D_资料整体简介.png*
硬件总览
总介
	SOC	
		4*U74 + 1*S7
	内存
		16GB DDR4
	存储
		1.32 MB Quad SPI Boot Flash
		2.SD卡槽
		3.M.2 M-Key Slot
	网络
		Gigabit Ethernet Port
	其他
		4*USB-TypeA
		1*USB串口
		1*JTAG
		PCIE卡槽
		M.2 E-Key Slot

在这里插入图片描述

  • soc 特性
宣传指标
	a high-performance multi-core, 64-bit dual-issue, superscalar RISC-V processor
	The Freedom U740 SoC is the highest performance RISC-V processor available today

硬指标
	Operating Frequency @ 1.2 GHz
	Dual-issue in-order 64-bit execution pipeline
	
	4 个 U74
		RV64IMAFDC
		32KB I-Cache / 32KB D-Cache per core
		M S U 三mode
		虚拟内存
	1 个 S7
		RV64IMAC
		16KB I-Cache / 8KB DTIM
		M U 两mode
		物理内存
	2 MB Coherent Banked L2-Cache
软件总览
Reset vector ROM
	位置 : mask ROM 中的 0x1000-0x1020 
	上电后 所有核心的 pc(每个核心有一个pc寄存器) 位于 0x1004
	会根据 MSEL[3:0] 选择 jump 到
		1. loops forever waiting for debugger
		2. jump to memory-mapped QSPI0 // 0x2000_0000
		3. jump to memory-mapped QSPI1 // 0x3000_0000
		4. jump to ZSBL

bootrom/ZSBL:
	位置 : mask ROM // memory-mapped 0x0000_1000-0x0000_1FFF
	
	会根据 MSEL[3:0] 选择 load 的数据 // 用 QSPI  接口 从 QSPIFlash 和 sdcard
	1.根据 MSEL[3:0] 判定即将load的数据(u-boot spl)在哪里
	2.load该数据到内存
	3.跳转
	
	波特率 89856 8n1
		可以用 57600 来解析
		如果有错误,就会打印信息, 如Error 0x00000000000000019
		如果没错误,不会打印信息
		
	第0阶段引导加载程序（ZSBL）包含在0x1_0000的掩码ROM中。
	
	它负责从GUID分区表下载更复杂的U-Boot SPL。
	
	所有hart都直接从外部时钟输入输入输入ZSBL，预期为26 MHz。
	
	具有mhartid zero的内核配置外围时钟分配器，然后搜索GUID类型为5B193300-FC78-40CD-8002-E86C45580B47的分区。 // mhartid 为 非0 的核心呢 ? 
	
	它首先下载GPT头（字节512-604），然后逐块（512字节）顺序扫描分区表，直到找到分区。
	
	然后，将该分区的全部内容U-Boot SPL下载到地址0x0800_0000处的L2 LIM中。
	
	然后执行分支到U-Boot SPL。


u-boot spl : 
	会根据 MSEL[3:0] 判断 opensbi 在哪里
	1.根据 MSEL[3:0] 判定即将load的数据(opensbi)在哪里
	2.load该数据到内存
	3.跳转
	
	波特率 115200 8n1
	
	U-Boot辅助程序加载程序（SPL）从位于0x0800_0000的L2 LIM执行。
	
	它负责准备从DDR运行的系统。
	
	它执行以下操作：
	
	•配置DDR PLL、PHY和控制器
	
	•将GEM GXL TX PLL设置为125 MHz并重置
	
	•如果有外部PHY，请将其重置
	
	•从GUID类型为2E54B353-1271-4842-806F-E436D6AF69851的分区下载OpenSBI和U-boot和u-boot的设备树dtb 到 0x8000_0000
		// U-Boot SPL读取MSEL开关以确定在何处查找该分区

	
	•在OTP上扫描芯片序列号
	
	•将嵌入式DTB复制到DDR，填写U-Boot SPL版本、内存大小和MAC地址
	
	•启用16个L2方式中的15个（这将删除几乎所有L2 LIM内存）
	
	•跳转到DDR内存（0x8000_0000）
	
	

opensbi
	OpenSBI从位于0x8000_0000的DDR执行，并保持驻留在该位置的内存中。
	它负责提供监控二进制接口（SBI）以及模拟芯片本身未实现的任何RISC-V所需指令。
	// openSBI 应该跳到了 U-boot
	// U-boot 是什么时候 被加载到内存的呢?
		// 猜想是 U-boot SPL 
		// U-Boot SPL then loads and starts the next boot stage, consisting of OpenSBI and U-Boot, from the micro SD card into DRAM.
		// U-boot 在哪里 不是 Sifive 规定的
	
	波特率 没有打印,在 linux boot 阶段 打印出来
	
u-boot
	U-Boot管理用于加载Linux内核的硬件。在板级，U-Boot在控制台串行端口上公开命令行接口。
	有关U-Boot SiFive使用U-Boot的更多信息，请参阅HiFive Unmatched Software Reference Manual（HiFive Unmatched软件参考手册）。

	波特率 115200 8n1
linux
	波特率 115200 8n1
systemd
	波特率 115200 8n1
  • 启动流程中 sifive 规定了什么
Reset vector ROM  的代码及位置及执行 是 固定的, 动不了
bootrom/ZSBL 的代码及位置及执行是固定的,动不了
u-boot spl 的 代码及位置 及执行是可选的
opensbi 的 代码及位置及执行是由 u-boot spl(也就是用户)定的,但是 sifive 给出了建立 // 不建议改动,当然也可以改
u-boot 的代码及位置及执行是可选的  // 可以改动
linux 的代码及位置及执行是可选的
systemd 的代码及位置及执行是可选的
Hifive Unmatched 当前配置
Reset vector ROM 和 bootrom/ZSBL 在 soc 中
u-boot-spl opensbi u-boot  linux rootfs 在 sd中
sd 被分成了4个分区
	分区1 : type : raw 		, u-boot-spl
	分区2 : type : raw 		, opensbi u-boot u-boot的设备树
	分区3 : type : fat16 	, 内核, 内核的设备树 , u-boot配置文件
	分区4 : type : ext4 	, rootfs
SMP 如何boot
TODO
S7 肯定不跑 opensbi
__pop_
关注
  • 0
    点赞
  • 踩
  • 8
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
CPLD开发板和FPGA开发板的区别
01-19
市面上尤其是学校里面可以看到Xilinx公司或者Altera公司各种不同的开发板，其实只有两个大类，CPLD开发板和FPGA开发板。尽管FPGA和CPLD都是可编程ASIC器件,有很多共同特点,但由于CPLD和FPGA结构上的差异,具有各自的...
HIFIVE音乐开放平台音乐api接口文档！
HIFIVE123456的博客
03-10 2213
HIFIVE拥有数百万正版音乐版权内容，可以通过api、Java/PHP/Python SDK、Android/iOS SDK 方式接入获取音乐，三十分钟即可快速集成上线。https://open.hifiveai.com/ 适用场景 音乐播放授权 适用场景：直播时主播播放背景音乐、电商直播背景音乐、车载音乐、智能音箱、游戏等音乐播放场景。 视频/音频作品BGM授权 适用场景：短视频平台如抖音、快手，音频平台如荔枝、喜马拉雅，用户下载音乐作为视频/音频的BGM，作品支持在线分享如：分享到朋友圈、微
优麒麟 | RISC-V开发板关机流程浅析
UbuntuKylinOS的博客
03-30 1295
关注优麒麟，更多干货等着你！HiFive Unmatched 是一款基于 RISC-V 处理器的 PC 形态开发板，此开发板开创了 RISC-V Linux 开发的新时代。它拥有一个名为 SiFive FU740 SoC 的 SiFive 处理器，一个 5 核处理器，由四个 SiFive U74 核和一个 SiFive S7 核构成，具有足够的性能来支撑图形桌面的运行。2021 年 12 月 29 日，在优麒麟社区和海河实验室研发团队的共同努力下，发布了优麒麟社区首个支持 RISC-V 架构的 20.04
Longan nano RISC-V 开发板 VSCode+PlatformIO 开发环境最新配置 NucLei SDK 搭建流程
贬道
03-29 1792
Longan nano 开发板，VSCode+PlatformIO 开发环境配置，项目配置与点灯程序下载
HiFive1 RevB 开发板开发（一） 平台搭建及例程运行 （windows）
fengyegbwz的博客
07-07 1994
1 概述 HiFive1 RevB 是Sifive出品的开发板，主控芯片是FE310-G002，板上还有uart，SPI，USB等多种接口，搭载32Mb的flash、ESP32蓝牙+Wifi模块，更多的介绍大家自行搜索吧，我就不多介绍了。 总之我的任务是要在这个板子上跑移植的图像识别的模型。 资料网址： https://www.sifive.com/boards/hifive1-rev...
RISC-V处理器的设计与实现（三）—— 上板验证（基于野火征途Pro开发板）
欢迎一起交流问题！
06-28 4577
这一次我们完成了将我们做的处理器移植到板子上，并且在使用我们的处理器运行C语言实现的流水灯程序，并且成功运行。这是不是意味着。。。。我们也能在我们的处理器上跑一个简易的操作系统！接下来我会研究如何到我们的处理器上跑起来一个简易的操作系统，之后也会更新相关的文章~
平头哥玄铁系列 RISC-V 芯片及开发板
燕十三的物联网之旅
12-13 1820
平头哥玄铁系列 RISC-V 芯片及开发板
ZCU104 开发板原理图
07-10
ZCU104 开发板原理图，xilinx官方版
nRF52832开发板
01-23
nRF52832开发板
Xilinx zynq7020芯片开发板原理图
07-01
Xilinx zynq7020芯片开发板原理图
HC32F460KETA开发板资料
08-30
华大官方开发板HC32F460KETA对应的资料。
平头哥 BeagleV-Ahead TH1520 RISC-V 高性能开发板开箱硬件评测
韦东山嵌入式专栏
07-14 2481
平头哥的TH1520 Soc 是一款低功耗、高性能、高安全、多模态感知和多媒体AP 能力的AI 处理器芯片，可用于视频会议一体机、人脸识别考勤门禁、医学成像等AI 边缘计算应用场景。基于多核异构架构，集成RISC-V 指令架构的四核C910 和单核C906 处理器，并内嵌了多个强大硬件加速引擎，搭载4TOPS@int8 AI 算力的NPU，提供性能优化的高端应用。支持双通道外部存储器接口，支持LPDDR4/LPDDR4X，提供最大存储带宽达34GB/s，同时提供满足多变应用的外设接口。
入手RISC-V开发板
sharpblade's Blog
01-01 922
RISC-V开发板初次上手
真正的RISC-V开发板——VEGA织女星开发板开箱评测
whik1194的博客
06-22 6146
前言 由于最近ARM公司要求员工“停止所有与华为及其子公司正在生效的合约、支持及未决约定”，即暂停与华为的相关合作，大家纷纷把注意力投向了另一个的处理器架构RISC-V，它是基于精简指令集(RISC)的一个开源指令集架构。相比于其他指令集，“RISC-V 指令集可以自由地用于任何目的，允许任何人设计、制造和销售 RISC-V 芯片和软件”，正是由于这种开放性，于2015年成立的RISC-V基金会...
操作系统MIT6.S081：P4-＞RISC-V calling conventions and stack frames
InnerPeaceHQ的博客
07-26 807
本系列文章为MIT6.S081的学习笔记，包含了参考手册、课程、实验三部分的内容，前面的系列文章链接如下 操作系统MIT6.S081：[xv6参考手册第1章]-＞操作系统接口 操作系统MIT6.S081：P1-＞Introduction and examples 操作系统MIT6.S081：Lab1-＞Unix utilities 操作系统MIT6.S081：[xv6参考手册第2章]-＞操作系统组织结构 操作系统MIT6.S081：P2-＞OS organization and system calls 操
最新高性能RISC-V开发板-LicheePi4A尝鲜开箱笔记
燕十三的物联网之旅
05-08 1666
LicheePi4A是以 TH1520 主控核心，搭载 4TOPS@int8 AI 算力的 NPU，支持双屏 4K 显示输出，支持 4K 摄像头接入，双千兆 POE 网口和多个 USB 接口，音频由 C906 核心处理TH1520（曳影1520）是平台哥首款基于无剑600 SoC平台设计的多模态AI处理器SoC原型。该SoC原型基于玄铁C910内核 ，最高主频可达2.5GHz，支持全链路安全防护，具有4K视频处理能力，同时含有丰富的异构计算和高速IO资源。性能指标对标广泛的中高性能应用场景。
从头开发一个RISC-V的操作系统(二)RISC-V 指令集架构介绍
最新发布
qq_41596730的博客
04-04 1477
指令集架构(ISA)是底层硬件电路向上层软件程序提供的一层接口规范。这样就为上层软件提供了一层抽象，让使用者不用操心具体的电路结构。
RISC-V 开发环境搭建及资料汇总
Only love Can resist the Long Years! 唯有热爱，可抵岁月漫长！
02-07 895
汇总RISC-V 学习资料，环境搭建过程，通过阅读本文章，一周入门RISC-V开发，不是问题
smartnfc开发板
09-04
SmartNFC开发板是一种具备近场通信功能的开发板。近场通信技术（NFC）是一种无线通信技术，可以实现设备之间的短距离通信和数据交换。SmartNFC开发板提供了一个方便的平台，用于开发NFC应用程序和测试NFC功能。 SmartNFC开发板的主要特点包括：首先，它具备高度集成的NFC芯片，可以支持多种标准的NFC协议。其次，开发板上集成了丰富的硬件接口，包括UART、SPI、I2C等，可方便地与其他外部设备进行连接和通信。此外，开发板还配备了一个保护电路，确保在使用NFC功能时电路的稳定性和安全性。 SmartNFC开发板的应用非常广泛。例如，在移动支付方面，开发者可以利用SmartNFC开发板开发支持NFC支付的应用程序，实现手机与POS终端之间的支付交互。此外，SmartNFC开发板还可以应用于身份验证、门禁系统、智能家居等领域，扩展了这些应用的功能和便利性。 使用SmartNFC开发板，开发者可以快速开发出符合NFC标准的应用程序，并通过软件调试和测试来专注于应用的具体功能和用户体验。由于SmartNFC开发板具备强大的硬件性能和灵活的接口设计，开发者可以根据自己的需求进行定制化开发，并与其他设备进行无缝集成。 总之，SmartNFC开发板是一种实用的开发工具，可以帮助开发者快速、方便地开发NFC应用程序，并扩展智能设备的功能和应用领域。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值