Zynq7000系列中的功耗管理

功耗优化可以从选择合适的Zynq 7000 SoC设备开始。对于低功耗应用，可以选择7z010或7z020双核设备，或者7z007s、7z012s或7z014s单核设备。通过关闭设备的PL侧，可以大幅度降低功耗。I/O电压和终端选择也会影响功耗。可以停止向单独的PS子系统提供时钟。
除了7z007S和7z010设备的MIO引脚数量减少，影响以太网、USB和其他控制器的可用性外，所有Zynq 7000 SoC设备的PS功能都是相同的。
系统功耗管理的关键特性如下：

1、器件选择

低功耗器件（7z010/7z020双核和7z007s/7z012s/7z014s单核）与高性能器件（7z030、7z035、7z045和7z100）在功耗和性能上有所区别。低功耗器件源自7系列Artix AP FPGA，而更大且性能更高的器件则源自Kintex AP FPGA。
在PS和PL内部，多个电源用于为内核逻辑、I/O和辅助电路供电。独立的I/O bank允许混合使用1.8V、2.5V和3.3V的I/O标准。PS还包含一个支持DDR2、DDR3和LPDDR2的DDR接口，它们分别工作在1.8V、1.5V和1.2V。

2、PL掉电控制

如果未使用PL，可以将其完全关闭以节省电源。PL电源系统可以通过GPIO、I2C控制器或外部处理器进行控制。当PL掉电时，所有PS到PL的信号，包括EMIO、PL AXI不能被访问。
PL在掉电后会丢失其配置，并在再次上电时必须重新配置。由软件来决定何时安全地关闭PL的电源。

3、APU最大频率

对于不需要最大处理性能的应用程序，可以降低APU的最大频率以满足应用需求。与在较高频率下运行相比，较低的时钟频率可以显著降低运行功耗。

4、DDR内存时钟频率

对于需要最大DDR带宽的应用程序，可以降低DDR带宽以满足应用需求。与在较高频率下运行相比，这可以显著降低运行功耗，但更重要的是，它允许使用功耗更低的DDR标准和配置。

5、DDR内存控制器模式和配置

DDR2、DDR3和LPDDR2 DDR标准都支持16位和32位数据操作。DDR功耗可能占总功耗的很大一部分，因此最小化DDR功耗是降低系统功耗的重要手段。
以下特性影响DDR功耗：
• 由于1.8V的工作电压和终止要求，功耗最高的DDR标准是DDR2。
•最高速度的DDR标准是DDR3， DDR3的 -1系列器件上最高可运行至1066 Mb/s。
• 由于1.2V的工作电压和未终止的I/O，功耗最低的DDR接口标准是LPDDR2，但速率与DDR3相比有限制。
• DDR位宽可以设置为16位或32位。对于ECC(Error Correction Code)，请使用32位总线宽度（16位数据，10位ECC）。
• 系统中DDR设备的总数会影响系统功耗。例如，四个8位DDR设备的系统功耗高于两个16位设备。
• 32位DDR设备仅适用于LPDDR2。
• 终端强度：如果可能，可以使用尽可能高的终端值。40Ω的终端功耗比60Ω的终端功耗高50%。
启动接口选项

6、Boot接口选项

PS支持从Quad-SPI、NAND和NOR设备启动。启动设备不会影响系统级的动态功耗，因为启动过程仅在设备上电时发生一次。较低电压的1.8V设备的静态功耗低于较高的3.3V设备。

7、PS时钟门控

PS支持多个时钟域，每个时钟域都有独立的时钟门控控制。当系统处于运行模式时，用户可以通过关闭未使用的时钟域来减少动态功耗。