因为vc spyglass lint对unload的信号,会不报告W145多驱动。
另外,dc工具,会在某层次,认为1’b0是n1487信号线;dc check_design报告里,会提醒多驱动,连接到了n1487信号线上。
解决方法:根据dc check_design,找到多驱动的点,比如LINK-67/LINT-4/LINT-54/LINT-31等,都是指定到了n1487常值信号线上。
相比最后dc check_design,可以在elab步骤,直接check_design报告,这样迭代速度快很多。