JESD204B协议基础知识

最新推荐文章于 2025-03-11 09:43:16 发布
最新推荐文章于 2025-03-11 09:43:16 发布
阅读量2w 收藏 335
点赞数 33
分类专栏： 高速接口 FPGA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weiweiliulu/article/details/106495969
版权
本文介绍了JESD204B协议的优势和关键变量，详细阐述了同步过程，包括代码组同步、初始化多帧序列和数据传输阶段。同步中的代码组同步使用K28.5码，初始化多帧序列用于通道对齐和参数验证。数据传输阶段则涉及字节替换和扰码规则。此外，文章还讨论了时钟要求和整个系统框架，强调了SYSREF信号在同步中的重要性。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

 

目录

 

1.JESD204B优势

2. 关键变量

3.IP核应用

4.同步

4.1 代码组同步 

4.2 初始化多帧序列

4.3 数据传输

1.JESD204B优势

    JESD204是基于SERDES的串行接口标准，主要用于数模转换器和逻辑器件之间的数据传输，最早版本的是JESD204A，现在是JESD204B subclass0,subclass1,subclass2。区别主要在于对齐同步和链路间固定时差的测量。目前市场上比较多的数模转换器接口是JESD204B  subclass1。其最大传输速率可达12.5Gbps，支持多链路和多器件的同步以及固定时差的测量。

2. 关键变量

M ：converters/device , 转换器（AD/DA）数量

L：lanes/device(link) 通道数量

F：octets/frame (per lane) 每帧的8位字节数

K:frames/multiframe 每个多帧的帧数

N：converter resolution 转换器分辨率

N'：total bits/sample 4的倍数，如果不够4的倍数，用控制和伪数据位来填充 N‘= N+控制和伪数据位。

S：sample/converter/frame cycle 每个转换器每帧发送的样本数。当S=1时，帧时钟

最低0.47元/天 解锁文章
JESD204B协议在FPGA开发中的基础知识
QbCoder的博客
09-17 225
在FPGA开发中，与外部设备的高速数据传输是一个常见的需求。它采用了差分信号传输和编码方式，可以实现高速时钟和数据的同步传输，有效地降低了传输中的噪声和失真。需要注意的是，JESD204B协议涉及到复杂的时序和数据处理，因此在实际应用中，可能需要借助专门的IP核或第三方库来简化开发流程。总结而言，JESD204B协议是一种常用的高速串行数据接口协议，在FPGA开发中用于实现与外部设备的高速数据传输。通过合理设计和实现JESD204B协议的发送端和接收端，可以实现高速、可靠的数据传输，满足各种应用需求。
1.JESD204B基础知识
weixin_40527849的博客
11-03 1529
JESD204B是一种新型的高速串行ADC/DAC数据传输接口，JESD204B包括3个子类,分别是子类0,子类1,子类2。
JESD204B概述
a2447944219的博客
04-10 2万+
一、JESD204B概述 1、JED204B是什么？ 一种新型的基于高速SERDES的ADC/DAC数据传输接口。ADC/DAC的采样速率变得越来越高，数据的吞吐量越来越大，对于500MSPS以上的ADC/DAC，动辄就是几十个G的数据吞吐率，采用传统的CMOS和LVDS已经很难满足设计要求，JESD204B应运而生。现在各大厂商的高速ADC/DAC上基本都采用了这种接口。 2、JESD20
JESD204B协议
11-30
JESD204B通信协议，高速并串转换协议，JESD204B协议
JESD204B协议及IP仿真
最新发布
toonyhe的博客
03-11 945
本文介绍了高速接口JESD204B 协议，通过对协议的接口时序理解及各阶段传输机制。通过一些相关术语的学习，详细了解了高速接口JESD204B协议的使用方法。通过FPGA仿真验证了该IP的使用方法和一些主要的关键信号。为使用高速串行接口设计提供基础。后续则继续总结分享FPGA中的一些技术应用，开发不易珍惜每一分原创和劳动成果，同时注意平时开发过程中的经验积累总结。
jesd204b协议
10-21
This specification describes a serialized interface between data converters and logic devices. It contains normative information to enable designers to implement devices that communicate with other devices covered by this specification. Informative annexes are included to clarify and exemplify the specification.
JESD204B接口与协议
热门推荐
坚持
02-22 2万+
JESD204B协议 在使用最新模数转换器（ADC）和数模转换器（DAC）设计系统时，我已知道了很多有关JESD204B接口标准的信息，这些器件使用该协议与FPGA通信。有一个没有深入讨论的主题就是解决ADC至FPGA 和FPGA 至DAC链路问题的协议部分，这两种链路本来就是相同的TX 至RX系统。作为一名应用工程师，所需要的就是了解其中的细微差别，这样才能充分利用JESD204B
JESD204B协议-英文版
10-08
JESD204B接口协议，是目前比较主流的接口协议，支持数模转换高速数据之间的通信。
JESD204b JESD204c 中英协议.rar
04-27
JESD204B协议规定了数字接口的电气特性、时钟管理、同步、配置和错误检测等方面。以下是JESD204B的一些核心知识点： 1. **接口速率**：JESD204B支持高达12.5 Gbps的数据速率，远高于其前身JESD204A。 2. **链接层*...
JESD204B协议在FPGA_DSP中的应用研究.pdf
07-13
这些文献为我们提供了进一步深入研究的基础，指出了在设计和实现JESD204B协议集成过程中可能面临的各种问题，以及它们的解决方案。 总体来看，这篇文档提供的内容强调了JESD204B协议在高速数据转换器接口中的应用...
JESD204B 协议规范
12-07
JESD204B 协议规范，FPAG使用 简单实用，便宜，正版资料
JESD 204B 协议规范
10-24
随着转换器分辨率和速度的提高，对更高效率接口的需求也随之增长。JESD204接口可提供这种高效率，较之CMOS和LVDS接口产品在速度、尺寸和成本上更有优势。采用JESD204的设计具有更高的接口速率，能支持转换器的更高采样速率。此外，引脚数量的减少使得封装尺寸更小且布线数量更少，这些都让电路板更容易设计并且整体系统成本更低。该标准可以方便地调整，从而满足未来需求. 2006年4月，JESD204最初版本发布。该版本描述了转换器和接收器（通常是FPGA或ASIC）之间几个G比特的串行数据链路。
JESD204B协议规范中文翻译版
03-11
JESD204B协议规范和中文对照版，详细解释JESD204B协议内容和应用开发
jesd204b协议.pdf
02-11
jesd204bjesd204bjesd204bjesd204bjesd204bjesd204bjesd204bjesd204b
JESD204B协议理解
08-06
该标准描述的是转换器与其所连接的器件（一般为FPGA和ASIC）之间的数GB级串行数据链路，实质上，具有高速并串转换的作用 。
JESD204B协议、仿真
xzs520xzs的博客
12-28 1万+
JESD204B是一种针对ADC、DAC设计的传输接口协议。包括协议四层，分别为：物理层、链路层、传输层、应用层。物理层：约束接口规范（SEDES CML）,串化，线速率等。链路层：并行数据组帧（添加控制位 约束位），8B/10B编码，链路建立传输层：链路建立后，传输ADC的数据，以半字节为单位。应用层：用户解析ADC数据并使用SERDES:串行器/解串器。它是一种主流的时分多路复用(TDM)、点对点(P2P)的串行通信技术。
初始JESD204B高速接口协议（JESD204B一）
详解FPGA及硬件电路开发
09-06 2393
JESD204B是用于高速ADC/DAC与逻辑器件通信的串行接口协议，通过减少数据线对和简化PCB布线，解决了LVDS接口在高速数据传输中的布线难度和时序问题。JESD204B支持多通道同步和确定性延时，适用于高速数据传输需求。然而，由于需要锁相环和缓冲器，JESD204B的功耗和数据传输延迟可能高于LVDS。JESD204B包含多种工作模式，其中子类1模式因其复杂性和广泛的应用而受到青睐。JESD204B的结构包括传输层、加扰、链路层和物理层，各层协同工作以实现高效的数据传输。
2023_JESD204B接口与协议
bk094的专栏
09-11 1128
将所有的采样数据线性地排开，然后添加控制字和控制位得到words，也可以选择不加控制字和控制位，则words和之前排列的采样数据相同，添加控制字和控制位有两种方式：第一种是在每一个采样点的末尾添加控制位；第二种不在采样点末尾添加控制位，在所有采样点的末尾添加一个控制字，控制字里面的控制位对应前面的采样点。物理层负责数据的发送和接收。对于500MSPS以上的ADC/DAC，动辄就是几十个G的数据吞吐率，而采用传统的CMOS和LVDS（低压差分信号）已经很难满足设计要求，因此，JESD204B应运而生。
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值