基于Xilinx XCZU9EG与ADRV9009 开源无线通信算法验证平台

最新推荐文章于 2024-06-05 15:01:39 发布
最新推荐文章于 2024-06-05 15:01:39 发布
阅读量3.4k 收藏 10
点赞数 3
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_29905597/article/details/104232788
版权 
        **基于Xilinx XCZU9EG与ADRV9009 开源无线通信算法验证平台**

1.基于Xilinx XCZU9EG与ADRV9009 开源无线通信算法验证平台硬件介绍
小疆XJSOM是基于Xilinx XCZU9EG与ADRV9009 开发的一款无线通信算法验证的平台，可以使用于3G、4G和5G TDD宏蜂窝基站大规模多路输入、多路输出(MIMO)，控阵雷达，军事通信科研、教学与产品开发等；
在这里插入图片描述
图一:XJSOM的正面
小疆XJSOM是采用的使用的处理器是XCZU9EG-2FFVB115，其具有Zynq®UltraScale+™MPSoC，配备四核Arm®Cortex®A53、双核Cortex-R5F实时处理器，以及基于Xilinx 16nm FinFET+可编程逻辑结构的Mali™-400 MP2图形处理单元；捷变收发器采用的是ADI的ADRV9009，其是一款高集成度射频(RF)，可提供双通道发射器和接收器、集成式频率合成器以及数字信号处理功能。能满足3G、4G和5G宏蜂窝时分双工(TDD)基站应用与无线通信的要求，整套系统由XCZU9EG控制主板，ADRV9009射频板与供电散热系统组成，硬件平台通过生产检测与市场应用的验证，其中XCZU9EG控制主板支持的接口有网卡，串口，预留的有光口，485，LVD

最低0.47元/天 解锁文章
weixin_29905597
关注
  • 3
    点赞
  • 踩
  • 10
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
ADRV9009 项目系统架构——手册介绍
Bronceyang的博客
11-03 1万+
一、9009介绍 ADRV9009 是一款双通道 RF 发送器和接收器，带有一个观察接收器。 工作频率范围为 75 MHz 至 6 GHz 。该器件在其发射器上支持高达 450 MHz 的合成带宽。该设备的接收器部分既可以作为支持高达 200 MHz 带宽的双通道接收器运行，也可以作为支持高达 450 MHz 带宽的单通道观测接收器运行。接收器部分在时分双工 (TDD) 操作中在单通道和双通道模式之间切换，在接收器时隙期间使用双通道接收器模式，在收发器时隙中使用单通道观测接收器。单通道观测接收器可以选择
ADRV9009 PCIe 射频收发平台
qq_41643216的博客
09-02 654
ARRV9009
数据收发板设计方案：428-基于XC7Z100+ADRV9009的双收双发无线电射频板卡
最新发布
06-05 727
基于XC7Z100+ADRV9009的双收双发无线电射频板卡是基于Xilinx ZYNQ FPGA和ADI的无线收发芯片ADRV9009开发的专用功能板卡，用于5G小基站，无线图传，数据收发等领域。
ADRV9009 HDL FPGA硬件参考设计
m0_46675760的博客
11-16 897
该ADRV9009的HDL设计是围绕ARM核搭建的嵌入式系统。系统的结构框图如下所示。该器件的数字接口先由收发器 IP 处理，随后接入JESD204B和特定内核。由 IP 内的同一组收发器在 4 个发送、2 个接收和 2 个观测接收数据路径之间共用JESD204B通道。这些内核可通过 AXI-lite 接口进行编程。然后，将描述的数据传递到独立的DMA内核，用于发送、接收和观测接收路径。
ADRV9009的学习历程（一）
weixin_42868560的博客
08-11 1万+
** AD9361的同胞ADRV9009 ** 终于记录一下了 距离第一次想写博客记录自己学习的点点滴滴，大概已经过去有一年有余。一直都是停留在心有余而力不足的境界。 基本每次做项目遇到问题都会来CSDN寻求帮助，这里虽离庙堂较远，但高手云集。每每读来，思绪万千，次次膜拜。 趁这次又学习了一样新物件，就记录一下，望大神看见能赐教一下。 ADRV9009 最近有项目要用到ADRV9009这个芯片。就来学习一下。做过AD9361的都知道，ADI官方会给出这个芯片的参考手册、数据手册和驱动程序。当然我只是见过AD
ZC706P+ADRV9009连接RADIOVERSE详解之二
2202_75442154的博客
12-26 1456
上一个BLOG我们在WIN上安装了RADIOVERSE软件以及做好了SD卡映像。这里看到USB UART串口是可选的，主要是用来查看启动的系统logo。6，ADRV9009射频子卡插在FMC_HPC上。上述连接完成之后，就可以通电。5，30.72M的外接参考时钟。2，上一篇文章中做好的SD卡。4，1000M 以太网口。7，设置为SD卡启动方式。
AD9371、AD9361、ADRV9009驱动开发、调试
热门推荐
jingjiankai5228的博客
10-04 1万+
欢迎使用Markdown编辑器 你好！ 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果你想学习如何使用Markdown编辑器, 可以仔细阅读这篇文章，了解一下Markdown的基本语法知识。 新的改变 我们对Markdown编辑器进行了一些功能拓展与语法支持，除了标准的Markdown编辑器功能，我们增加了如下几点新功能，帮助你用它写博客： 全新的界面设计 ，将会带来全新的写作体...
Xilinx MPSOC XCZU9EG-FFVB1156 ZCU102-硬件原理图 PCB BOM XDC 设计指导书完整版
09-14
Xilinx Zynq UltraScale+ MPSoC ZCU102开发板的最新PCB、原理图、BOM单、约束文件（XDC）以及板卡硬件设计指导书等，对于硬件设计有很大的参考价值。本博客文章”Zynq Ultrascale+ MPSOC硬件开发之与Zynq7000芯片...
FPGA MPSoC_XCZU2EG实现UART串口通信（VITIS实现）.zip
04-27
在本项目中，我们关注的是如何使用Xilinx的FPGA MPSoC系列，特别是XCZU2EG型号，来实现UART（通用异步接收发送器）串口通信。UART是一种简单但广泛使用的串行通信接口，它允许设备之间进行全双工数据传输。此项目...
FPGA MPSoC_XCZU2EG实现基于lwip的echo server实验（VITIS实现）.zip
04-27
在本实验中，我们将深入探讨如何使用FPGA（Field-Programmable Gate Array）系统级芯片（MPSoC）XCZU2EG实现基于lwIP（Lightweight IP）协议栈的echo服务器，整个过程是在Xilinx的VITIS平台下进行的。VITIS是Xilinx...
FPGA MPSoC_XCZU2EG实现基于lwip的tftp server实验（VITIS实现）.zip
04-27
在本实验中，我们将深入探讨如何使用Xilinx的FPGA MPSoC器件，特别是XCZU2EG模型，来实现一个基于lwIP的TFTP服务器。这个实验是通过VITIS平台进行的，这是一个强大的软件开发环境，为硬件加速应用提供了全面的支持。...
Zynq UltraScale Zu9 Zu7 ZU6 ZU4 全系列最新黄金原理库
06-16
Zynq UltraScale Zu9 Zu7 ZU6 ZU4 全系列最新黄金原理库，稀有，非常稀有，黄金资源
FPGA MPSoC_XCZU2EG实现IP封装与接口定义（VITIS实现）.zip
04-26
本项目着重介绍了如何在Xilinx的FPGA MPSoC系列，如XCZU2CG、XCZU2EG和XCZU4EV上实现IP（ Intellectual Property）封装与接口定义，通过VITIS工具进行设计流程。VITIS是Xilinx推出的统一软件平台，旨在为嵌入式...
TQZC706开发板教程：在ZC706_100上运行ADRV9009（vivado2019.1）
mcupro的专栏
03-28 778
回到adrv9009目录，进入src->app，打开headless文件，修改114行中的代码，这里如果不做修改编译时也会显示没有定义，在parameters文件中可以看到 TX_CORE_BASEADDR 等于 RX_CORE_BASEADDR 加上0x4000个地址 ，所以这里可以直接用下面这行代码即可，修改完成后保存。打开hdl-2019-r2->projects->adrv9009->zc706->adrv9009_zc706.sdk->fsbl->Debug，复制fsbl到file中。
基于 XCZU9EG 与 TMS320C6678 的高速图像处理平台（通用图像处理板 XCZU9EG MPSOC + DSP）
F_white的博客
11-30 782
TES607 是一款基于 MPSOC+DSP 协同处理架构的高速图像处理平台，该平台采用 1 片 TI 的 KeyStone 系列多核浮点/定点 DSPTMS320C6678 作为核心处理单元，来完成图像处理算法，采用 1 片Xilinx 的 Zynq UltraScale+系列 MPSOC XCZU9EG 作为视频协处理单元，来完成视频图像的编解码、缓存以及预处理。该平台支持 Cameralink/SDI/PAL 三种图像标准，支持光纤图像数据传输。平台支持 1 个 FMC+扩展接口，可适用于 JESD2
基于 KU115+MPSOC 的 6U VPX 高速信号处理板（XCKU115 + ZU9EG +DSP）
F_white的博客
10-15 2610
VPX630 是一款基于 6U VPX 总线架构的高速信号处理平台，该平台采用一片 Xilinx 的 Kintex UltraScale 系列 FPGA（XCKU115）作为主处理器，完成复杂的数据采集、回放以及实时信号处理算法。采用一片带有 ARM 内核的高性能嵌入式处理器 ZU9EG 作为协处理器来实现通讯和管理功能。 该平台的主处理器 XCKU115 外挂两组 72 位 DDR4 SDRAM，来实现超大容量数据缓存，最高时钟可以达到 1200MHz，数据缓存带宽可以达到 2400MHz。 该平台的协处
2020-09-17
qq_41728070的博客
09-17 1205
ADRV9008-1、ADRV9008-2和ADRV9009的配置文件工具用户指南 1. 简介 ADRV9008-1、ADRV9008-2和ADRV9009配置文件工具(以下称为“配置文件工具”或“工具”)用于设计ADRV9008-x和ADRV9009宽带集成收发器的接收机、发射机和观测接收机FIR滤波器。该工具创建了滤波器，在补偿信号传输功能的同时平衡所需的通带，通过整个模拟和数字信号通路的收发器。该工具还生成ADC配置文件和时钟率，可与收发评估软件一起使用，以评估系统性能。任何采样率和带宽的自定义配置都
Xilinx UltraScale+ MPSOC（ZU9EG/ZU15EG）高性能 PCIe 数据预处理板
F_white的博客
04-22 6689
PCIE707 是一款基于 PCIE 总线架构的高性能数据预处理 FMC 载板，板卡具有 1 个 FMC+（HPC）接口，1 路 PCIe x4 主机接口、1 个 RJ45 千兆以太网口、2 个 QSFP+ 40G 光纤接口。板卡采用 Xilinx的高性能 UltraScale+ MPSOC 系列 FPGA 作为实时处理器，实现FMC 接口数据的采集、处理、以及设备间互联传输。PS 端外挂 1 组72 位 DDR4 SDRAM 大容量缓存，PL 端外挂 2 组 32 位的 DDR4 SDRAM 缓存。 该板
ADRV9009配置参数验证
weixin_42905573的博客
01-17 2652
函数原型： TALISE_verifyProfiles(); //入口函数，其中调用下面三个子函数 talVerifyRxProfile(); //Rx通道的参数验证 talVerifyOrxProfile(); //Orx的参数验证 talVerifyTxProfile(); //Tx 的参数验证 1，TX 的参数验证具体如下（ talVerifyTxProfile() ） txInputRate_kHz：Tx 端的数据速率，KHz 为单位。参数限制： 15000 &
xczu9eg原理图
11-07
xczu9eg是赛灵思公司（Xilinx）生产的一款高性能可编程逻辑器件。它是赛灵思Zynq UltraScale+ MPSoC系列中的一员，结合了处理器系统与可编程逻辑的优势。 xczu9eg的原理图是描述该芯片内部组成和电路连接的图表。原理图展示了芯片的各个功能模块、内部通信路径以及外部引脚的连接方式。通过原理图，工程师可以清晰地了解每个模块的功能、输入输出关系和连接方式，从而进行系统设计和电路连接。 xczu9eg的原理图一般包括处理器系统、逻辑处理模块、存储器、外设接口以及系统时钟等部分。处理器系统包括多个处理核心、内存控制器和外设接口，用于处理高级任务。逻辑处理模块主要是FPGA部分，用于实现可编程逻辑功能。存储器包括片上RAM和片上闪存，用于存储数据和程序。外设接口用于连接其他外部设备，如传感器、存储设备、通信接口等。 在原理图中，不同模块之间的连接通过内部总线和外部引脚来实现。工程师可以根据系统需求，在原理图的基础上进行定制化设计，添加适合的外设、接口或其他模块，以满足特定的应用需求。 总之，xczu9eg原理图是了解和设计该芯片的重要工具，通过原理图，工程师可以清晰地了解芯片的内部组成和连接方式，从而进行系统设计和电路连接。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值