五种Project Type界面如下:
使用AMD Vivado™设计套件,您可以创建以下类型的项目。每个项目类型包括不同的输入源类型。
创建项目后,不能将其更改为其他项目类型。唯一的例外是I/O规划项目,它可以用作RTL项目的基础。
RTL Projects
可以使用Vivado Design Suite来管理从RTL创建到比特流生成的整个设计流程。可以添加RTL源文件、来自AMD IP目录的IP、在Vivado IP集成器中创建的块设计、数字信号处理(DSP)源和用于分层模块的EDIF网络列表。IP可以包括由Vivado工具生成的XCI或XCIX文件,由CORE Generator™工具生成的传统XCO文件,以及预编译的EDIF或ngc格式的网络列表。
注意:ISE®IP仅支持7系列设备。AMD UltraScale™设备不再支持ISE格式IP (.ngc)。在开始UltraScale设备设计之前,用户应该将他们的IP迁移到原生的Vivado Design Suite格式。
在RTL项目中,可以详细阐述和分析RTL,以确保正确的语法和设计构造,启动和管理各种合成和实现运行,并分析设计和运行结果。还可以尝试使用不同的约束或实现策略来实现定时闭包。
Post-Synthesis Projects
可以使用Vivado合成、XST或任何受支持的第三方合成工具创建的合成网络列表来创建项目。例如,Vivado Design Suite可以导入EDIF、NGC或结构Verilog格式的网络列表、XCI文件(包括DCP在内的所有输出产品必须已经生成)以及Vivado设计检查点(DCP)文件。网络列表可以由包含所有内容的单个文件组成,也可以由分层的一组文件组成,这些文件由多个模块级网络列表组成。
UltraScale设备的Vivado设计套件不支持NGC格式文件。建议使用自带输出产品的Vivado Design Suite IP定制工具重新生成IP。也可以使用NGC2EDIF命令将NGC文件迁移为EDIF格式导入。然而,AMD建议使用原生Vivado IP,而不是xst生成的NGC格式文件。
您可以分析和模拟网表逻辑,启动和管理各种实现运行,并分析放置和路由设计。您还可以尝试不同的约束或实现策略。
始终使用XCI或XCIX文件引用Vivado IP。AMD不建议只读取IP DCP文件。虽然DCP确实包含约束,但它不提供IP可以交付并且可能需要的其他输出产品,例如ELF、COE和Tcl脚本。
ISE IP仅支持7系列设备。UltraScale设备不再支持ISE格式IP NGC (. NGC)。在开始UltraScale设计之前,用户应该将他们的IP迁移到原生Vivado格式。
当你导入带有嵌入式时序约束的NGC或EDIF文件时,这些约束不会被Vivado Design Suite使用。设计约束必须格式化为XDC命令。
I/O Planning Projects
通过创建空的I/O规划项目,可以在设计周期的早期执行时钟资源和I/O规划。您可以在Vivado IDE中定义I/O端口,或者使用逗号分隔值(CSV)或XDC输入文件导入它们。您还可以创建空的I/O规划项目,以探索不同设备体系结构上可用的逻辑资源。
在I/O分配之后,当RTL源或网络列表可用时,Vivado IDE可以创建CSV、XDC和RTL输出文件,以便稍后在设计流中使用。输出文件还可用于创建用于印刷电路板(PCB)设计过程的原理图符号。
某些类型的IP,如内存接口、GT接口、PCIe®接口和以太网接口,都有关联的I/O端口。这些IP需要在Manage IP项目或RTL项目中配置。
您可以使用I/O规划项目作为基于rtl的设计项目的基础。
Imported Projects
您可以将Synopsys Synplify中的RTL项目数据导入到Vivado工具中。将导入项目源文件和编译顺序,但不会导入实现结果和设置。
参考文献
来自官方文档: