verilog if后必须要有else吗_【逻辑】verilog中阻塞赋值和非阻塞赋值的区别

最新推荐文章于 2022-10-12 11:41:27 发布
最新推荐文章于 2022-10-12 11:41:27 发布
阅读量2.6k 收藏 3
点赞数
文章标签： verilog if后必须要有else吗
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_39877166/article/details/111332496
版权
本文详细介绍了Verilog中阻塞赋值和非阻塞赋值的区别。阻塞赋值使用`=`，在进程内顺序执行，更新实时；非阻塞赋值使用`<=`，计算RHS后在赋值时刻更新LHS，允许并行执行。理解两者执行时间的差异对于避免模块中的冒险和竞争现象至关重要。
摘要由CSDN通过智能技术生成

点击蓝字关注我

1、阻塞赋值对应的电路往往与触发沿没有关系,只与输入电平的变化有关系。阻塞赋值符号:=

2非阻塞赋值对应的电路结构往往与触发沿有关系，只有在触发沿时才有可能发生赋值的情况。非阻塞赋值符号:<=

1、阻塞赋值操作符用等号(即 = )表示。“阻塞”是指在进程语句(initial和always)中，当前的赋值语句阻断了其后的语句，也就是说后面的语句必须等到当前的赋值语句执行完毕才能执行。而且阻塞赋值可以看成是一步完成的，即：计算等号右边的值并同时赋给左边变量。例如：

b122cc85ec8d5968cf283cc30d4c88cd.png

当执行“x=next_x;”时，x会立即的到next_x的值。而下一句“y=x;”必须等到“x=next_x;”执行完毕才能被执行。由于这两条语句都没有延迟(相当于导线)，导致他们的等价语句为“y=next_x;”。

赋值是实时的,计算完右面的马上赋值给左边的,然后再执行下一句,操作时串行的,且在一个alway内完成。

2、非阻塞赋值操作符用小于等于号 (即 <= )表示。“非阻塞”是指在进程语句(initial和always)中，当前的赋值语句不会阻断其后的语句。非阻塞语句可以认为是分为两个步骤进行的：

①计算等号右边的表达式的值,(我的理解是

最低0.47元/天 解锁文章
weixin_39877166
关注
阻塞赋值和非阻塞赋值 多方资料汇总 醍醐灌顶
qq_36616215的博客
11-20 516
阻塞赋值和非阻塞赋值《Verilog数字系统设计教程》第3版 夏宇闻4.9 赋值语句和块语句4.9.1 赋值语句第14章 深入理解阻塞和非阻塞赋值的不同14.2 Verilog模块编程要点14.5 移位寄存器模型《Verilog HDL高级数字设计（第二版）》Michael D. Ciletti5.8行为建模方式的比较5.8.2 数据流/寄存器传输级模型硬禾学堂class.eetree.cn阻塞赋值非阻塞赋值 时隔一年，再次学习阻塞赋值和非阻塞赋值，搜集多方资料，汇总于此，共同学习。希望对大家有所帮助。 《
verilog if后必须要有else吗_CoCo知识贴 | 在CodeCombat学Python第8课条件语句if（下）...
weixin_39915308的博客
11-29 1543
大家好呀！我是CoCo老师，欢迎大家来到CodeCombat编程世界。很开心我们一起在CodeCombat学Python，今天是第八课，我们继续学习条件语句if。一、今日词汇大家都知道，Python语句都是由英语单词组成的，为了方便大家学习，我们先来看看会用到的单词吧。就是下面这些，你都认识吗？英语单词中文意思if如果else另外condition情况，状况cleave劈砍enemy敌人...
【安卓学习之常见问题】 RecyclerView刷新之后Item位置改变
任我飞的博客
05-22 3228
█ 【安卓学习之常见问题】 RecyclerView刷新之后Item位置改变 █ 相关文章： - █ 读前说明： -　 　●　本文通过学习别人写demo,学习一些课件,参考一些博客,’学习相关知识，如果涉及侵权请告知 　●　本文只简单罗列相关的代码实现过程 　●　涉及到的逻辑以及说明也只是简单介绍，主要当做笔记，了解过程而已 █ 我的问题： -　 　●　 点击item后，调用notifyDataSetChanged()刷新，发现位置发生变化。 ●　网卡自带wifi驱动： 　 █ 解决问题： █
python大乐透代码_Python生成随机验证码,大乐透号码
weixin_39848953的博客
12-03 1128
随机生成验证码示例代码：import random # 导入标准模块中的randomif __name__ == '__main__':check_code = "" # 保存验证码的变量for i in range(4): # 循环4次index = random.randrange(0, 4) # 随机生...
Verilog学习笔记基本语法篇（七）········ 生成块
hjf161105的博客
11-01 1432
生成块可以动态的生成Verilog代码。可以用于对矢量中的多个位进行重复操作、多个模块的实例引用的重复操作、根据参数确定程序中是否包含某段代码。生成语句可以控制变量的声明、任务和函数的调用、还能对实例引用进行全面的控制。在编程时，应用关键字generate_endgenerate来说明生成的实例范围。 生成实例可以是一下的以下一种或多种类型： 1）模块 ；  2）用户定语原语 ； 3）
Verilog阻塞与非阻塞赋值的区别
08-05
Verilog语言中有两种赋值方式：阻塞赋值和非阻塞赋值。本文将详细介绍Verilog阻塞与非阻塞赋值的区别。 一、阻塞赋值 阻塞赋值是一种同步赋值方式，它会阻塞当前的语句执行，直到赋值完成。在Verilog语言中，阻塞...
Verilog中的阻塞赋值与非阻塞赋值
weixin_43192377的博客
10-12 2244
在学习verilog的时候，阻塞赋值与非阻塞赋值一直都是困扰我们的一个难题。 大家通常都会听到一个说法：简单来说就是组合逻辑用阻塞赋值，时序逻辑用非阻塞式赋值。这样的做法一般是不会出错的，尤其在如今数字电路规模越来越大的情况下，遵循这一规则往往是比较好的做法。如果仅仅理解到了这一步，那就是知其然但不知其所以然了。 下面讲一些我个人对于赋值的一些拙见，欢迎大佬们批评指正。 首先，我们先要搞懂阻塞和非阻塞的含义。 阻塞与非阻塞其实是软件中的概念，阻塞是指该条语句或进程是在整个流程中的某一步，必须执行完这一步才
关于非阻塞赋值延后一个周期的仿真例证test_delay.zip
07-30
在数字逻辑设计中，非阻塞赋值（`）和阻塞赋值（`=`）是Verilog和VHDL等硬件描述语言中两种常见的赋值方式。本话题将深入探讨非阻塞赋值如何导致信号更新延后一个时钟周期，以及这种现象在实际设计中的影响和应用。 ...
Verilog中阻塞赋值和非阻塞赋值的区别？
weixin_40634481的博客
02-12 2244
阻塞赋值“=”对应组合逻辑电路赋值（无存储功能，立即赋值），并且会阻塞后面的赋值操作， 非阻塞赋值“<=”对应时序逻辑电路赋值（有存储功能），所有非阻塞赋值操作在同一时刻进行赋值。 下面分别通过vivado综合不同情况赋值的代码。 第一种：在时序逻辑电路中使用阻塞赋值，通过综合后的电路可以看出非阻塞赋值综合出来的电路时立即执行赋值操作，和组合逻辑电路特性一致，无缓存功能，out_o直接被优化掉了。 always@(posedge clk or negedge rst_n) if(~r
verilog中的阻塞赋值和非阻塞赋值的仿真
DL_xiaozhang的博客
09-30 1014
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 文章目录 前言 一、pandas是什么？ 二、使用步骤 1.引入库 2.读入数据 总结 前言 Verilog中的赋值语句类型主要分为两类，阻塞赋值语句和非阻塞赋值语句，关于赋值赋值语句和非阻塞赋值语句的区别，下面我们将通过实际代码以及仿真结果来进行形象的讲解。 一、阻塞赋值语句 阻塞赋值操作实质上是一次性连续完成的，即计算等号右边变量(或表达式)的值并立即赋值给等号左边的...
FPGA阻塞和非阻塞赋值的不同
12-04
FPGA阻塞和非阻塞赋值的不同，详细的介绍了阻塞和非阻塞赋值的差异，内附例子，包懂。
Verilog中if-else语句不写else或者case语句情况下为什么会产生latch，latch为什么易产生毛刺
m0_72805968的博客
10-12 1907
当if-else与case分支没有写全时，这是不完备的条件判断语句，在出现代码中没有书写的条件时，综合工具会默认保持原有输出，于是就产生了latch。 latch在使能信号有效时相当于通路，在使能无效时保持原有输出。与D触发器不同，使latch在通路的情况下无法过滤掉电路产生的毛刺，会影响电路系统的下级输出。
Verilog 条件语句if else
热门推荐
luoai_2666的博客
04-29 1万+
注意 生成latch 在时序逻辑中，不完整的 if…else… 结构并不会生成锁存器，而组合逻辑中不完整的 if…else… 结构就会生成锁存器。
if语句有else与无else的区别
weixin_34343000的博客
03-29 1241
<!DOCTYPE html> <head> <title>js速度动画</title> <meta charset="utf-8"> <style> *{ margin:0px; padding:0px; } #div1{ width:200px; height:2...
FPGA的阻塞赋值（=）与非阻塞赋值（＜=）
孤独的单刀
08-03 4912
1、理论 之所以会有阻塞赋值（=）与非阻塞赋值（<=）这两个概念，主要是因为电路可以分为两大块：时序逻辑电路和组合逻辑电路。 通常可以表述为如下两条： 在描述组合逻辑的always块中用阻塞赋值，则综合成组合逻辑的电路结构 在描述时序逻辑的always块中用非阻塞赋值，则综合成时序逻辑的电路结构 阻塞赋值（blocking assignments）由符号“=”完成。“阻塞”表示在当前的赋值语句完成之前，会阻塞其他的赋值语句。 非阻塞赋值（nonblocking assignments）由符号
Verilog阻塞赋值与非阻塞赋值实战体验
Fairchild_1947的博客
04-04 1172
阻塞赋值与非阻塞赋值之间的问题不仅仅在于赋值语句。
FPGA的阻塞赋值与非阻塞赋值
果果小师弟的博客
06-27 3425
阻塞赋值的赋值号用“=”表示。为什么称这种赋值方式为阻塞赋值呢？ 答：因为对应的电路结构往往与触发沿没有关系，只与输入电平的变化有关系。阻塞赋值的操作可以认为是只有一个步骤的操作，即计算赋值号右边的语句并更新赋值号左边的语句，此时不允许有来自任何其他 Verilog语句的干扰，直到现行的赋值完成时刻，即把当前赋值号右边的值赋值给左边的时刻完成后，它才允许下一条的赋值语句的执行。串行块（begin-end）中的各条阻塞型过程赋值语句将以它们在顺序块后的排列次序依次执行。阻塞型过程赋值语句的执行过程是：首先计算
FPGA学习笔记：阻塞赋值和非阻塞赋值
weixin_38133456的博客
08-05 342
FPGA学习笔记：阻塞赋值和非阻塞赋值 刚开始学习FPGA，对于Verilog HDL 中两种赋值语句（阻塞赋值、非阻塞赋值）学习后，简单做一个学习笔记加深理解。 引出例子 有a,b,c三个输入信号，需要计算[1:0]out=a+b+c 我们采用同中间变量d存放第一次加法的值： d=a+b out=d+c 那么在以上两次加法操作时就存在两种赋值选择：阻塞赋值和非阻塞赋值 接下来，咱们就对两种不同的...
FPGA(五) 阻塞赋值和非阻塞赋值
sxy121835的博客
04-17 1714
一、阻塞赋值 阻塞赋值"="，顾名思义即一条阻塞赋值的语句如果没有执行结束，则会导致后边的语句不能执行，用赋值表达式右边的值去更新左边表达式的值，有一种顺序执行的意思。 always @(posedge clk or negedge rst_n)begin if(!rst_n)begin a = 1; b = 2; c = 3; end else begin a = 0;
阻塞赋值和非阻塞赋值设计四位移位寄存器Verilog
最新发布
05-12
以下是阻塞赋值和非阻塞赋值设计四位移位寄存器的 Verilog 代码示例： 阻塞赋值： ```verilog module shift_reg_block(clk, rst, in, out); parameter WIDTH = 4; input clk, rst, in; output reg [WIDTH-1:0] ...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值