Verilog 条件语句if else

最新推荐文章于 2024-03-29 13:37:47 发布
最新推荐文章于 2024-03-29 13:37:47 发布
阅读量1.2w 收藏 22
点赞数 1
分类专栏： Verilog语法与技巧 文章标签： fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/luoai_2666/article/details/116269458
版权

注意

  1. 只能在initial或always过程块语句中使用。

  2. 生成latch
    在时序逻辑中，不完整的 if…else… 结构并不会生成锁存器，而组合逻辑中不完整的 if…else… 结构就会生成锁存器。
    所以时序逻辑可以没有最后的else，默认保持；组合逻辑必须有else

  3. 组合逻辑中为了保持不变出现赋值语句：a =a，会出现锁存器。

  4. （这条有问题，后面再看）同一个变量的不同条件，用:

if
else if 
else

不同变量的条件，需要嵌套：

if
	if
	else
else

例.（背景详见“基于FPGA的AD7928驱动”）
第一个计数器，生成sclk1MHz，基于FPGA系统clk50MHz，计数50次。第二个计数器，用来控制片选信号的时长，基于sclk，计数18次。


                

                
                
        

        

    




        

            

                    
                      最低0.47元/天 解锁文章
                        
                    
            

        

    

      

        

            

              
                
                  luoai_2666
                
              
            

            

                关注
              
            

        

        

          
    
            
  • 
              
                
                
                
                
                    1
                
              
              
    点赞
    
            
    • 
            
  • 
              
                
                
                
              
              
    踩
    
            
    • 
            
  • 
              
                
                
                
                
                    22
                
              
              
    
                
    
                  
                    收藏
                  
                
    
              
    
              
    
                
    
                  觉得还不错?
                  
                    一键收藏
                  
                 
                
    
              
    
            
    • 
          
  • 
            
    
              
              
            
    
              
              
              
                    0
              
            
            
    评论
    
          
    • 
          
  • 
          
    • 
          
  • 
            
              
            
              
    
            
              
                
            
    
          
    • 
        

      

      

            

                专栏目录
          










                



	

		

			

				
					
Verilog基础语法——条件语句if-else与case

				
			

			

				

					qq_42224089的博客
				

				

					05-16
					
					1196
					
				

			

		

		

			
				
在Verilog语法中，常用的条件语句有if-else语句和case语句，用于判断条件是否为真，并执行判断条件后面的表达式。

			
		

	



                

              
                



	

		

			

				
					
【Verilog】三、Verilog高级知识点

				
			

			

				

					weixin_62912626的博客
				

				

					11-15
					
					1335
					
				

			

		

		

			
				
FPGA Verilog语法

			
		

	



                


  
              

                


	

		

			

				
					
verilog中多个else_if级联造成的综合电路的低效率及解决办法

				
			

			

				

					12-02
				

			

		

		

			
				
通过在quartus中仿真并分析综合后的RTL图，分析了多个else_if级联对综合结果的影响，说明了为什么我们要避免这样的代码风格。提出了解决办法，包括使用多个if_else来代替else_if的多级级联，还有用casex语句来代替多个esle_if级联。

			
		

	





	

		

			

				
					
verilog 中if....else语句以及case语句详细理解

					
热门推荐

				
			

			

				

					芒果爱火锅的博客
				

				

					07-10
					
					3万+
					
				

			

		

		

			
				
1、if else：
（1）if（表达式）语句；
（2）if（表达式）
     语句一

     else

     语句二

（3）if（表达式1）
          语句一；

     else if（表达式2）  语句2；

     else if（表达式3）  语句3；

     else if（表达式4）  语句4；

#语句使用要点：
（1）条件语句必须在过程块中使用。所...

			
		

	



		

			
		



	

		

			

				
					
【Verilog 语法】~ if-else、case、for、generate、函数 function、任务 task、过程块、位宽计算、阻塞/非阻塞、时间尺度、存储器设计、

				
			

			

				

					qq_40549426的博客
				

				

					06-05
					
					3297
					
				

			

		

		

			
				
如果 if 语句使用不当，没有 else，可能会综合出来意想不到的锁存器。
在 always 块里面，如果在给定的条件下变量没有被赋值，这个变量将会保持原来的值，也就是说会生成一个锁存器。需要注意的是，这里说的是可能， 因此，不代表没有 else 就一定会出现锁存器，同时，不代表有 else 就一定不会出现锁存器。这个是根据具体设计来看的。case 语句检查给定的表达式是否与列表中的其他表达式之一相匹配，并据此进行分支。它通常用于实现一个多路复用器。
如果要检查的条件很多，if-else 结构可能不合适，因

			
		

	





	

		

			

				
					
SystemVerilog-决策语句-if-else语句

				
			

			

				

					jk_101的博客
				

				

					11-06
					
					4610
					
				

			

		

		

			
				
if-else语句对表达式求值并执行两个可能的分支之一，即true分支或false分支。if-else表达式可以是任何向量大小的网络或变量，也可以是运算的返回值，如果表达式的一个或多个位设置为l，则向量表达式的计算结果为true。如果表达式的所有位均为0，则表达式的计算结果为false。例如：a和b的按位AND运算的结果是8位向量（因为a和b都是8位向量）。如果AND操作导致任何位置1，那么将执行true分支。如果逻辑AND的结果为零，则将执行false分支，最佳实践指南6-1。

			
		

	





	

		

			

				
					
【嵌入式】一招规范Verilog的if...else语句

				
			

			

				

					spiremoon的博客
				

				

					08-24
					
					7370
					
				

			

		

		

			
				
在做FPGA、CPLD时可以选择VHDL语言和Verilog语言，刚接触FPGA开发，VHDL和Verilog都简单的接触学习了一下。排除两者在功能实现、具体细节上的差异，作为经常使用C语言的人来说，Verilog语言在语法上显得更有亲和力。
Verilog支持if…else if…else…的判断语法结构，与C语言类似，且也支持判断语句嵌套，支持某判断分支下执行多条语句。虽然与C语言类似，但以为它没有大括号{}的说法，使得在书写较为复杂的逻辑时显得乱糟糟，看上去一头雾水。如在if…else if…else

			
		

	





	

		

			

				
					
关于verilog中if与case语句不完整产生锁存器的问题

				
			

			

				

					08-27
				

			

		

		

			
				
在很多地方都能看到，verilog中if与case语句必须完整，即if要加上else,case后要加上default语句，以防止锁存器的发生，接下来就来说说其中原因。

			
		

	





	

		

			

				
					
EDA/PLD中的Verilog HDL条件语句

				
			

			

				

					12-09
				

			

		

		

			
				
4.7 条件语句if 语句的语法如下：if(condition_1) procedural_statement_1 2004-08-16 第25页，共41页版权所有，侵权必究 绝密Verilog HDL 入门教程请输入文档编号 {else if(condition_2) procedural_statement_2} {...

			
		

	





	

		

			

				
					
if else嵌套

				
			

			

				

					04-27
				

			

		

		

			
				
学习笔记

			
		

	





	

		

			

				
					
第3章  VerilogHDL语句(EDA技术).docx

				
			

			

				

					11-13
				

			

		

		

			
				
本节主要讲解Verilog中的条件语句、循环语句以及结构说明语句。  一、条件语句  1. if_else语句：  - if_else语句有两种基本形式：单行语句和多行语句。例如：  ```verilog  if (条件表达式) 语句;  if (条件表达式)...

			
		

	





	

		

			

				
					
Verilog中if和else if的各种用法总结

				
			

			

				

					weixin_30824479的博客
				

				

					01-03
					
					8023
					
				

			

		

		

			
				
当全部使用if判断时，优先级从上到下(往下优先级越高)，如果在某一级（设为第n级）的if下加入了else，则当第n级不成立时，则执行else中的语句，前面的n-1级中的判断即使成立也将无效。
当使用if /else if判断时，第一级优先级最高，当第n级结果成立后，后面的n+1,n+2...等即使成立也不再进行判断。
转载于:https://www.cnblogs.com/lightmonste...

			
		

	





	

		

			

				
					
ASIC-WORLD Verilog（8）if-else语句和case语句

				
			

			

				

					孤独的单刀
				

				

					04-24
					
					2215
					
				

			

		

		

			
				
if-else语句和case语句的使用。

			
		

	





	

		

			

				
					
Verilog语法之if-else语句学习

					
最新发布

				
			

			

				

					weixin_45962327的博客
				

				

					03-29
					
					1054
					
				

			

		

		

			
				
A 如果指定的成立，（也就是这个条件表达式的逻辑值为“1”），则执行条件分支语句第一行所指定的语句或语句块，然后结束条件分支语句的执行。A 如果指定的成立（也就是这个条件表达式的逻辑值为“1”），则执行条件分支语句内给出的“语句或语句块”，然后退出条件分支语句的执行。B 如果不成立（也就是条件表达式的逻辑值为“0”），则不执行条件分支语句内给出的“语句或语句块”，而是直接退出条件语句的执行。如果所有的条件表达式都不成立，则执行最后的else项。

			
		

	





	

		

			

				
					
Verilog中if /else嵌套的典型用法

				
			

			

				

					weixin_42229533的博客
				

				

					06-23
					
					5977
					
				

			

		

		

			
				
if/else的典型使用

			
		

	





	

		

			

				
					
阻塞赋值和非阻塞赋值 多方资料汇总 醍醐灌顶

				
			

			

				

					qq_36616215的博客
				

				

					11-20
					
					500
					
				

			

		

		

			
				
阻塞赋值和非阻塞赋值《Verilog数字系统设计教程》第3版 夏宇闻4.9 赋值语句和块语句4.9.1 赋值语句第14章 深入理解阻塞和非阻塞赋值的不同14.2 Verilog模块编程要点14.5 移位寄存器模型《Verilog HDL高级数字设计（第二版）》Michael D. Ciletti5.8行为建模方式的比较5.8.2 数据流/寄存器传输级模型硬禾学堂class.eetree.cn阻塞赋值非阻塞赋值
时隔一年，再次学习阻塞赋值和非阻塞赋值，搜集多方资料，汇总于此，共同学习。希望对大家有所帮助。
《

			
		

	





	

		

			

				
					
【安卓学习之常见问题】 RecyclerView刷新之后Item位置改变

				
			

			

				

					任我飞的博客
				

				

					05-22
					
					3063
					
				

			

		

		

			
				
█  【安卓学习之常见问题】 RecyclerView刷新之后Item位置改变
█  相关文章：
-
█  读前说明：
-　
　●　本文通过学习别人写demo,学习一些课件,参考一些博客,’学习相关知识，如果涉及侵权请告知
　●　本文只简单罗列相关的代码实现过程
　●　涉及到的逻辑以及说明也只是简单介绍，主要当做笔记，了解过程而已
█  我的问题：
-　
　●　 点击item后，调用notifyDataSetChanged()刷新，发现位置发生变化。

●　网卡自带wifi驱动：
　
█  解决问题：
█ 

			
		

	





	

		

			

				
					
verilog中的if else语句

				
			

			

				

					06-28
				

			

		

		

			
				
### 回答1：
Verilog中的if else语句是一种条件语句，用于根据条件执行不同的代码块。if语句用于检查一个条件，如果条件为真，则执行if语句中的代码块。如果条件为假，则跳过if语句并执行下一个语句。else语句用于在if语句的条件为假时执行一个代码块。如果if语句的条件为真，则跳过else语句并执行下一个语句。if else语句可以嵌套使用，以实现更复杂的条件控制。   

### 回答2：
if else语句是Verilog中最常用的分支语句。它在需要根据不同条件决定程序执行路径的情况下非常有用。在Verilog中，如果条件满足，程序将执行if语句中的代码块，否则将执行else语句中的代码块。if语句和else语句可以嵌套在任意深度。以下是if else语句的基本语法：

```verilog
if (condition) begin
    // 如果条件成立，则执行此处的代码块
end
else begin
    // 如果条件不成立，则执行此处的代码块
end
```

在Verilog中，只有如果条件的结果为1（真）时，if条件才会被视为满足。否则，if条件将被视为未满足。条件可以是任何逻辑表达式，如条件变量等。除此之外，也可以使用逻辑运算符来组合条件。if else语句也可以使用elsif子句，用于检查多个条件。以下是使用elsif子句的基本语法：

```verilog
if (condition1) begin
    // 如果条件1成立，则执行此处的代码块
end
else if (condition2) begin
    // 如果条件2成立，则执行此处的代码块
end
else begin
    // 如果条件1和条件2均不成立，则执行此处的代码块
end
```

这样，当条件1成立时，程序将执行第一个块，否则当条件2成立时，程序将执行第二个块，否则当两个条件都不满足时，程序将执行最后一个块。if else语句的使用可以使程序更加智能化，更加灵活，也更加高效。由于其多样化的使用方式和简洁的语法，if else语句在Verilog中是不可或缺的。   

### 回答3：
Verilog中的if else语句是一种常见的条件语句，用于根据某些特定条件执行不同的操作。if else语句由关键字if、关键字else和一个条件语句块组成。如果条件语句块的条件成立，则执行if后面的代码块，否则执行else后面的代码块。

在Verilog中，if else语句的语法格式如下：

```
if (condition) begin
    //如果条件成立执行的代码块
end
else begin
    //如果条件不成立执行的代码块
end
```

其中，condition是一个条件表达式，可以是比较运算符、逻辑运算符或其它运算符组成的表达式。对于多个条件可以使用嵌套的if else语句。例如：

```
if (condition1) begin
    //如果条件1成立执行的代码块
end
else if (condition2) begin
    //如果条件2成立执行的代码块
end
else begin
    //如果条件都不成立执行的代码块
end
```

在使用if else语句时需要注意以下几点：

1. 在条件语句块中，需要使用begin和end将代码块括起来，以指定语句块的范围。

2. 当条件语句块只有一条语句时，begin和end可以省略。但为了代码的清晰和可读性，建议始终使用begin和end。

3. 在多个条件语句块中，只有一个语句块会被执行。如果条件都不成立，则会执行最后一个else块中的代码。

4. 可以在if else语句中嵌套其他的if else语句，但嵌套层数不应太深，以免影响代码的可读性。

综上所述，if else语句是Verilog中常用的条件语句之一。它可以根据条件表达式选择不同的执行路径，使程序更加灵活和多样化。在实际应用中，需要根据不同的场景灵活使用if else语句，以达到最佳的编程效果。

			
		

	



              



  
“相关推荐”对你有帮助么？

  

      
    
          
  • 
              
    
                  
                  
              
    
              
    非常没帮助
    
          
    • 
          
  • 
              
    
                  
                  
              
    
              
    没帮助
    
          
    • 
          
  • 
              
    
                  
                  
              
    
              
    一般
    
          
    • 
          
  • 
              
    
                  
                  
              
    
              
    有帮助
    
          
    • 
          
  • 
              
    
                  
                  
              
    
              
    非常有帮助
    
          
    • 
      

      

      

          
          提交
      

      

  




          




        



    





    



      

      

        
      

      





	

		评论	
	

	
	




  

    

      添加红包
      
    

    

      

        
        

          
          
        

        
请填写红包祝福语或标题

      

      

        
        

          
          个
        

        
红包个数最小为10个

      

      

        
        

          
          元
        

        
红包金额最低5元

      

      

        
        

          当前余额3.43元
          前往充值 >
        

      

      

        

          需支付：10.00元
        

        
        
      

    

  





  

    
    
  

  

    
    
  








  

    

      

        

          

            
            
成就一亿技术人!

          

          

        

        

          

          

            领取后你会自动成为博主和红包主的粉丝
            规则
          

        

      

      

        

          

            
              
            
            

              
hope_wisdom
 发出的红包
            

          

        

        

          

          

          

        

      

    

    

  



      
      

      
实付元

      
使用余额支付

      

        

          

            
            点击重新获取
          

        

        
扫码支付

      

      

        
          
            
          
          
        
      

      

        
        钱包余额
          0
          

            
            

              

                
抵扣说明：

                
 1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
 2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

              

            

          

      

      余额充值