15串行加法器和并行加法器原理

串行加法器和并行加法器：加法器是由全加器再配以其它必要的逻辑电路组成的，根据加法器的全加器个数是单个还是多个，加法器有串行和并行之分
1、 一位全加器
全加器（FA）是最基本的加法单元。有加数Ai,加数Bi与低位传来的进位Ci-1共三个输入，有本位和Si向高位的进位Ci共两个输出

2、 串行加法器

3、 并行加法器：多个全加器组成，其位数与机器的字长相同，各位数据同时运算
并行加法器的最长运算时间主要由进位信号的传递时间决定的。提高并行加法器速度的关键是尽量加快进位产生和传递的速度。