FPGA自学之路2（计数器or6分频器（偶分频））

已于 2022-10-21 19:17:19 修改
阅读量642 收藏 2
点赞数 1
文章标签： fpga开发
于 2022-10-20 16:00:07 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42040007/article/details/127415525
版权

先说一个今天碰到的modelsim报错

 原因在于代码模块名和文件名不一致，改成一致就不报错了

 下面是modelsim波形图时间间隔调整，时间间隔，一般调成ns

 

 下图是设置波形图数字进制，b是二进制，d是十进制，h是十六进制

下图左边红线是加黄色辅助线或者减少辅助线，右边红线是辅助线对准下一个上升沿或者下降沿

  

首先是计数器的框图，sys_clk是时钟信号&#x

最低0.47元/天 解锁文章
木每花鹿
关注
  • 1
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
（1）D触发器verilog描述
kouq123的博客
11-18 6694
2.1 D触发器verilog描述 2.1.1 本节目录 第一，本节目录； 第二，本节引言； 第三，FPGA简介； 第四，verilog简介； 第五，D触发器verilog描述实例； 第六，结束语。 2.1.2 本节引言 给FPGA一个支点，它可以撬动整个数字逻辑。““给我一根杠杆我就能撬动地球”是古希腊数学家、物理学家阿基米德说的，这句话是阿基米德的经典语录，这句话还被翻译为“给我一个支点，我就能撬起整个地球”，用了夸张的方式来说明杠杆原理。” 2.1.3 FPGA简介 FPGA（F
FPGA的学习：6分频的实现
weixin_44297949的博客
05-27 1100
首先画出系统框图和时序图。 `timescale 1ns/1ns module divider_six( input wire sys_clk , //系统时钟50Mhz input wire sys_rst_n , //全局复位 output reg clk_flag //指示系统时钟6分频后的脉冲标志信号 ); reg [2:0] cnt; //用于计数的寄存器 //cnt:计数器从0到5循环...
fp.rar_35分频源代码_5分频_fpga10分频代码
09-24
分频源代码 简单的5分频 10分频 等等。想要就来吧
基于FPGA的二分频代码
11-17
Quarteus下用Verilog所写的二分频代码。内含激励文件 亲测可用，用meldusim可以查看波形图
FPGA之分频计数器
m0_61597976的博客
07-11 636
产生一个占空比50%的信号
FPGA之计数器与分频器
T_J_S的博客
10-21 2945
例子：设计一个同步复位的3位计数器 分析：首先，我们可以看到有哪些信号。复位rst 、计数器3位的、时钟信号。（用到2路选择器。复位和不复位） 其次，怎样实现，一个时钟过来，记一次数就是加一次，保存（用到D触发器），满之后为0； 最后，按照以上分析，进行编写程序。 module cunt3(clk,rst,count); input clk,rst;...
计数器与分频器学习心得
create12137的博客
08-01 2626
分频器往往会使用计数器以及组合逻辑来完成分频，以下是对于计数器的学习和相关分频器如何设计；提示这里对文章进行总结例如以上就是今天要讲的内容，本文仅仅简单介绍了pandas的使用，而pandas提供了大量能使我们快速便捷地处理数据的函数和方法。httpshttpshttpshttpshttps。...
fpga学习日记12，Verilog基础模块之计数器和分频器
weixin_34220623的博客
07-31 1240
第一部分计数器以及实现 第二部分 分频器以及实现 计数器的功能就是对脉冲CP进行计数 常用在分频，定时，产生节拍脉冲和脉冲序列，进行数字运算等 计数器其实在设计中经常遇到的 计数的场合有很多  比如流水线产品数量统计   定时固定长时间比如1s 10ms等 计数器一般有三个功能 1，计数不断加1    2，清零功能  3，进位 当然在mcu内部设计时还会有一些状态标识来供查看  ...
FPGA边练边学 分频计数器的设计
qq_48942961的博客
10-28 374
分频时钟的工程应用 原理：在原来信号周期内一个周期加1，加到99总共100次，每当加到50次 新的时钟信号取1，加到99取0，这样，原来clk的100个周期是新信号的一个周期，频率减少了100倍；
占空比1：3的4分频分频器FPGA设计verilog源码quartus工程文件.zip
05-10
占空比1：3的4分频分频器FPGA设计verilog源码quartus工程 module f_13(clk_50M,f_13); input clk_50M; //输入时钟,50M,20ns output f_13; //输出4分频，占空比为1:3 reg f_13; //分频寄存器 reg[2:0] cnt; ...
占空比1：4的5分频分频器FPGA设计verilog源码quartus工程文件.zip
05-10
占空比1：4的5分频分频器FPGA设计verilog源码quartus工程文件 module f_14(clk_50M,f_14); input clk_50M; //输入时钟,50M,20ns output f_14; //输出5分频，占空比为1:4 reg f_14; //分频寄存器 reg[2:0] ...
基于FPGA/CPLD的半整数分频器设计及仿真
08-31
笔者利用VIDL硬件描述语言和原理图输入方式，通过MAX+plusII开发软件和ALTERA公司的FLEX系列EPF10K10LC84-4型FPGA方便地完成了半整数分频器电路的设计。
任意数值分频器的FPGA实现
01-29
本文介绍了一种基于FPGA的多数值分频器的设计，该分频器可以实现占空比及分频系数可调，其分频数值可以是整数、小数和分数。文章给出了使用Altera公司的CycloneII系列EP2C5Q208C型FPGA芯片中实现后的仿真结果和测试...
int_div.zip_任意数分频_分频器
09-14
基于fpga的任意频率的可计数分频器（奇偶数皆可）
FPGA基础设计（二）：任意分频器（奇数，偶数，小数）
weixin_47421560的博客
02-27 6500
分频器前言分频原理偶数分频   6分频   代码   tb   仿真波形奇数分频  仿真波形  代码  tb 小数分频   说明  半整数分频：N+0.5  仿真波形  代码  tb  小数分频   5.3分频 前言 FPGA开发板上一般只有一个晶振，即一种时钟频率。数字系统设计中，时间的计算都要以时钟作为基本单元，对基准时钟进行不同倍数的分频而得到各模块所需时钟频率，可通过Verilog代码实现；倍频可通过锁相环【PLL】实现。 分频原理 把输入信号的频率变成成倍的低于输入频率的输出信号；每经历几个单位
FPGA实现分频器
weixin_45081315的博客
06-16 222
分频器是数字系统设计中最常见的基本电路之一。所谓“分频”，就是把输入信号的频率变成成倍的低于输入频率的输出信号。
【基础入门】（九）分频器
qq_42235129的博客
05-12 1993
分频或者倍频有两种方式：一种是器件厂商提供的锁相环IP核，另一种是自己动手用Verilog代码描述。 分类：偶数分频和奇数分频 偶数分频以6分频为例，波形图如下所示 频率为原来的六分之一，周期为原来的6倍。计数要计数到0-5吗？不需要，只要0-2即可。 ...
偶数分频器6分频
cabinGGG的博客
05-07 347
module divider_six( input wire sys_clk, input wire sys_rst_n, output reg clk_out ); reg [1:0]cnt; always@(posedge sys_clk or negedge sys_rst_n) begin if(sys_rst_n==0) cnt<=0; else if(cnt==2'b10) cnt<=0; else cnt...
偶分频与奇分频小结
mxh3600的博客
03-29 956
前言 由于FPGA只有一个晶振产生时钟，然而实际项目中需要用到不同频率的时钟信号，这个时候就需要进行分频与倍频，产生分频方式有两种：使用PLL核和verilog代码自己实现；而倍频我们只能通过PLL核来实现； 偶分频 首先以一个六分频为例来向大家讲解。 通过Visio 2013绘制的原理图如下 假设原来的时钟是sys_clk，复位信号是sys_rst_n，计数器为cnt，六分频之后的时钟为clk_flag，则六分频就是把原来的六个时钟周期变成现在的一个时钟周期。cnt计数范围0~5，占空比是.
fpga pll分频
最新发布
07-27
FPGA（Field Programmable Gate Array）是一种可编程逻辑器件，而PLL（Phase-Locked Loop）是一种电路，用于产生稳定的时钟信号。在FPGA中，PLL可以用于分频时钟信号。 要在FPGA中使用PLL进行分频，通常需要以下步骤： 1. 配置PLL：根据FPGA芯片的规格和要求，使用相应的工具（如Quartus Prime、Vivado等）进行PLL的配置。在配置过程中，需要设置输入时钟频率、输出时钟频率和分频比等参数。 2. 编写代码：使用HDL（硬件描述语言，如Verilog或VHDL）编写代码来控制PLL。在代码中，需要指定PLL的输入和输出时钟端口，并设置分频比。 3. 实例化PLL：在FPGA设计中，将编写的PLL代码实例化到主设计中。这样，当FPGA被编程和运行时，PLL将被实例化并开始工作。 4. 验证和调试：在将设计下载到FPGA并开始运行后，需要进行验证和调试以确保PLL正常工作。可以通过测量输出时钟频率，观察时钟信号的稳定性和准确性来验证。 需要注意的是，具体的实现方法和步骤可能因不同的FPGA芯片、设计工具和需求而有所差异。因此，在实际应用中，最好参考所使用的FPGA芯片和设计工具的相关文档和指南来进行PLL的配置和分频操作。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值