晶体管:mosfet
电容:moscap
电阻:resistor
三极管:bipolar
二极管:diode
电容:mom
Vsin标准正弦波
Vdc直流或者交流(DC/AC)
例如TSMC65nm工艺库中:
nch_33_dnw_mac: 3.3V nominal VT NMOS in DNW transistor其中VT是阈值电压,NMOS是n型金属氧化物半导体场效应晶体管,DNW是双重掺杂的n型沟道MOS晶体管。
其他:
nch:NMOS
25:2.5V IO
DNW:With DNW
OD:Overdrive
UD:underdrive
33/18:3.3V/1.8V IO
LVT:Low VT device
na:native device
说明:例如1.8V标准器件,OD,则可以支持更高电压,比如18od2.5,支持2.5V高压,这种器件的tox更厚,UD与之相反。
hvt: high threshhold voltage
lvg::low threshhold voltage
这两者会各自多一层mask以改变参杂,实现vth的调整,同时会引起一些管子特性的改变例如mismatch等。mlvt不清楚,应该差不多。
dnw就是deep nwell
25od33是2.5V管子的tox,overdrive到3.3V, ud18就是underdrive到1.8V。
带mac的是含有寄生参数的器件,macx为二端带寄生参数器件
design rule位置:正常PDK里包含所有的tech file,名字里包含DR的那份PDF就是design rule.
解释DNW:深N阱(DNW)可以理解为在P-sub上面隔离出来的一块独立区域,里边可以做需要的device,有与外界隔离的作用。于一般的PMOS而言,可以通过放在不同的Nwell里面来相互隔离;而对NMOS而言,它们的well(P-sub)会通过wafer的p-sub short在一起(因为都是P型),相互串扰,互相影响。DNW里边的P-sub与外界的P-sub是隔离的,因此能削弱相互之间的影响。因为这个阱比一般的N well要深很多,所以称为deep N well。除了电位上的隔离,比如说有好几种地电位(0V、-3.3V、-6V等),一般会把害怕被别的模块影响(reference电路、temperature sensor等)或者怕会去影响别的模块的IP(PLL、OSC等)放在DNW里面。DNW是在Nwell下面还有一层N-注入,主要作用是做隔离,在隔离DNW里面MOS,一般射频和对噪声比较敏感的芯片会采用深井工艺。