systemverilog-interface（定义、modport、竞争与冒险、clocking、time region）

一、使用interface有什么好处？

• 接口便于设计重用，当两个块之间有两个以上的信号需要连接，并且使用特定的协议进行通信时应该使用接口；
• 接口可以用于替代原来需要在模块或者程序中反复声明并且位于代码内部的一系列信号，减少连接错误的可能性；
• 要增加新的信号时，只需要在接口中声明一次，不需要再更高层的模块中共声明，减少错误；
• modport允许一个模块很方便的将接口的一系列信号捆绑在一起，也可以为信号指定方向以便工具自动检查；

二、interface的定义和使用方法

2.1 代码示例

2.1.1 常见interface与module连接示例

interface arb_if(input bit clk);//类似module和endmodule,arb_if是interface名，portlist
  logic[1<