zynq动态加载bit

已于 2022-03-02 21:26:58 修改
阅读量9.3k 收藏 109
点赞数 13
分类专栏： fpga xilinx 文章标签： fpga tcl windows
于 2022-03-02 21:18:04 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42741023/article/details/123239102
版权

zynq动态加载bit

文章目录

前言

zynq作为一款集成arm与fpga的soc，在工业领域具有很大的用武之地，使用petalinux进行开发有很大的便利，但是编译的的系统，需要将fsbl，uboot，bit打包为BOOT.bin文件用于启动，对于fpga人员来说，更换bit需要进行一些列的linux的编译，实属麻烦，况且fpga人员可能一般不太熟悉linux，这会对linux的开发带来很多麻烦。下面介绍一种在petalinux下将bit分离出BOOT.bin中，可以单独替换bit的一种办法。

提示：以下是本篇文章正文内容，下面案例可供参考

一、petalinux编译流程

通常 PetaLinux 工具遵循顺序设计流程模型，如下表所示：
在这里插入图片描述
从上表可以看到，使用 Vivado 搭建好硬件平台后，通过几个命令就完成了 Linux 系统的
定制，极其方便。
需要说明的是以上设计流程不是按部就班的每一步都执行一遍，可以根据使用场景有选
择的执行。一般的设计流程如下：

  1. 通过 Vivado 创建硬件平台，得到 hdf 硬件描述文件；
  2. 运行 source <petalinux 安装路径>/settings.sh，设置 Petalinux 运行环境
  3. 通过 petalinux-create -t project 创建 petalinux 工程；
  4. 使用 petalinux-config --get-hw-description，将 hdf 文件导入到 petalinux 工程当中并配置 petalinux 工程；
  5. 使用 petalinux-config -c kernel 配置 Linux 内核；
  6. 使用 petalinux-config -c rootfs 配置 Linux 根文件系统；
  7. 配置设备树文件；
  8. 使用 petalinux-build 编译整个工程；
  9. 使用 petalinux-package --boot 制作 BOOT.BIN 启动文件；
  10. 制作 SD 启动卡，将 BOOT.BIN 和 image.ub 以及根文件系统部署到 SD 卡中；
  11. 将 SD 卡插入开发板，并将开发板启动模式设置为从 SD 卡启动；
  12. 开发板连接串口线并上电启动，串口上位机打印启动信息，登录进入 Linux 系统。

具体的编译命令

第一步：创建工程

在这里插入图片描述

petalinux-create -t project --template zynq -n zynq

即可创建一个名为zynq的一个petalinux工程。

第二步：拷贝hdf文件并且配置工程

进入工程目录zynq

cd zynq

拷贝hdf到zynq目录下，并且使用命令配置工程

petalinux-config --get-hw-description ./

在这里插入图片描述

第三步：编译工程生成uboot与内核

petalinux-build

在工程目录的imag/linux下可看到对于的uboot.bin,system.bit,image.ub文件

第四步：打包生成BOOT.bin文件

ZYNQ 的启动文件 BOOT.BIN 一般包含 fsbl 文件、bitstream 文件和 uboot 文件。使用下面命令可生成 BOOT.BIN 文件：

petalinux-package --boot --fsbl --fpga --u-boot --force

第五步:启动linux

将BOOT.bin与内核文件image.ub拷贝到sd卡即可启动linux。

二、动态加载bit文件

以上的是正常的petalinux开发linux操作，不过boot.bin文件将fpga文件的bit一起打包在一起了，以下流程可将bit分离出来，实现动态加载，只需更替bit文件即可。

第一步：修改platform-top.h文件

在zynq目录project-spec/meta-user/recipes-bsp/u-boot/files下
在这里插入图片描述
platform-top.h文件是uboot配置的一些常数文件

修改前

在这里插入图片描述


#include <configs/platform-auto.h>
#define CONFIG_SYS_BOOTM_LEN 0xF000000
#define DFU_ALT_INFO_RAM \
                "dfu_ram_info=" \
        "setenv dfu_alt_info " \
        "image.ub ram $netstart 0x1e00000\0" \
        "dfu_ram=run dfu_ram_info && dfu 0 ram 0\0" \
        "thor_ram=run dfu_ram_info && thordown 0 ram 0\0"

#define DFU_ALT_INFO_MMC \
        "dfu_mmc_info=" \
        "set dfu_alt_info " \
        "${kernel_image} fat 0 1\\\\;" \
        "dfu_mmc=run dfu_mmc_info && dfu 0 mmc 0\0" \
        "thor_mmc=run dfu_mmc_info && thordown 0 mmc 0\0"


/*Required for uartless designs */
#ifndef CONFIG_BAUDRATE
#define CONFIG_BAUDRATE 115200
#ifdef CONFIG_DEBUG_UART
#undef CONFIG_DEBUG_UART
#endif
#endif

/*Define CONFIG_ZYNQ_EEPROM here and its necessaries in u-boot menuconfig if you had EEPROM memory. */
#ifdef CONFIG_ZYNQ_EEPROM
#define CONFIG_SYS_I2C_EEPROM_ADDR_LEN         1
#define CONFIG_SYS_I2C_EEPROM_ADDR             0x54
#define CONFIG_SYS_EEPROM_PAGE_WRITE_BITS      4
#define CONFIG_SYS_EEPROM_PAGE_WRITE_DELAY_MS  5
#define CONFIG_SYS_EEPROM_SIZE                 1024 /* Bytes */
#define CONFIG_SYS_I2C_MUX_ADDR                0x74
#define CONFIG_SYS_I2C_MUX_EEPROM_SEL          0x4
#endif

修改后

在这里插入图片描述


#include <configs/platform-auto.h>
#define CONFIG_FPGA_ZYNQPL
#define CONFIG_SYS_BOOTM_LEN 0xF000000
#define DFU_ALT_INFO_RAM \
                "dfu_ram_info=" \
        "setenv dfu_alt_info " \
	"bitstream_bit=system.bit\0"	\
	"bitstream=system.bit\0"	\
	"loadbit_addr=0x100000\0"	\
	"mmc_loadbit=echo Loading bitstream from SD/MMC/eMMC to RAM.. && " \
		"mmcinfo && " \
		"load mmc 0 ${loadbit_addr} ${bitstream} && " \
		"fpga loadb 0 ${loadbit_addr} ${filesize}\0" \
        "image.ub ram $netstart 0x1e00000\0" \
        "dfu_ram=run dfu_ram_info && dfu 0 ram 0\0" \
        "thor_ram=run dfu_ram_info && thordown 0 ram 0\0"

#define DFU_ALT_INFO_MMC \
        "dfu_mmc_info=" \
        "set dfu_alt_info " \
        "${kernel_image} fat 0 1\\\\;" \
        "dfu_mmc=run dfu_mmc_info && dfu 0 mmc 0\0" \
        "thor_mmc=run dfu_mmc_info && thordown 0 mmc 0\0"


/*Required for uartless designs */
#ifndef CONFIG_BAUDRATE
#define CONFIG_BAUDRATE 115200
#ifdef CONFIG_DEBUG_UART
#undef CONFIG_DEBUG_UART
#endif
#endif

/*Define CONFIG_ZYNQ_EEPROM here and its necessaries in u-boot menuconfig if you had EEPROM memory. */
#ifdef CONFIG_ZYNQ_EEPROM
#define CONFIG_SYS_I2C_EEPROM_ADDR_LEN         1
#define CONFIG_SYS_I2C_EEPROM_ADDR             0x54
#define CONFIG_SYS_EEPROM_PAGE_WRITE_BITS      4
#define CONFIG_SYS_EEPROM_PAGE_WRITE_DELAY_MS  5
#define CONFIG_SYS_EEPROM_SIZE                 1024 /* Bytes */
#define CONFIG_SYS_I2C_MUX_ADDR                0x74
#define CONFIG_SYS_I2C_MUX_EEPROM_SEL          0x4
#endif

#define CONFIG_BOOTCOMMAND	"run mmc_loadbit; run default_bootcmd"

主要做了几处修改

#define CONFIG_FPGA_ZYNQPL //开启uboot加载bit命令

增加加载bit命令，下面代码是从sd卡加载名字为system.bit文件名的bit文件，在uboot运行mmc_loadbit即可加载bit

"bitstream_bit=system.bit\0"	\
	"bitstream=system.bit\0"	\
	"loadbit_addr=0x100000\0"	\
	"mmc_loadbit=echo Loading bitstream from SD/MMC/eMMC to RAM.. && " \
		"mmcinfo && " \
		"load mmc 0 ${loadbit_addr} ${bitstream} && " \
		"fpga loadb 0 ${loadbit_addr} ${filesize}\0" \

下面的是启动命令，在启动内核前先调研run mmc_loadbit加载bit后再运行default_bootcmd，这是加载内核进入系统的命令。

#define CONFIG_BOOTCOMMAND	"run mmc_loadbit; run default_bootcmd"

在另外一个文件platform-auto.h文件中可看到，具体原因不详说了，这涉及到uboot具体启动方式，不是一两句可以说清楚，有兴趣的朋友可以自己研究
platform-auto.h在目录zynq/project-spec/meta-plnx-generated/recipes-bsp/u-boot/configs下
在这里插入图片描述

第二步：重新编译

petalinux-build

第三步：重新生成BOOT.BIN文件

这里去掉了fpga的文件，打包后的文件不会包含bit
修改后

petalinux-package --boot --fsbl  --u-boot --force

未修改前

petalinux-package --boot --fsbl --fpga --u-boot --force

第四步:拷贝文件到sd卡

在这里插入图片描述
这里与之前多拷贝了system.bit文件，改文件是fpga的文件，可以从hdf中得到，也可以使用vivado生成的bit文件，两者是等价的。

三、启动系统

使用uboot加载bit

在这里插入图片描述
uboot界面，可使用mmc_loadbit命令进行加载bit

run mmc_loadbit

在这里插入图片描述
可看到成功加载界面

上电自动加载bit

由于配置好了上电加载bit，系统启动期间只要不打断，让他自动加载系统即可自动加载bit
或者在uboot命令行使用bootcmd进入系统

run bootcmd

在这里插入图片描述

总结

希望对大家有所帮助

ZYNQ FPGA实现比特流加载，让你轻松上手FPGA开发
CyberGenius的博客
08-07 646
本文将介绍如何通过ZYNQ FPGA实现比特流（Bitstream）加载，让你轻松上手FPGA开发。首先，需要安装Xilinx Vivado设计套件，该套件包含了FPGA综合、布局布线、比特流生成等工具。例如，使用Xilinx SDK编写控制程序，通过JTAG接口将比特流加载到FPGA中。本文介绍了如何使用ZYNQ FPGA实现比特流加载，包括设计FPGA逻辑、生成比特流文件和加载比特流文件。设计完成后，使用Vivado综合、布局布线和比特流生成工具，生成比特流文件。
xilinx zynq PL(Programming Logic) 动态加载实现
11-22
Zynq-7000 soc 可以通过三种方式加载Programming Logic(PL)文件 1. Fsbl 通过xilinx SDK加载bit文件，通过xilinx -> program FGPA 流程加载bit文件，这种方式只是适合调试，掉电丢失。 2. U-boot 通过petalinux工具制作成BOOT.BIN文件，通过SD卡或者falsh方式启动，此方式一般用于稳定版本的烧写制作，过程过于繁杂。 3. Linux 结合第二种方式，在linux系统启动后，通过动态加载的办法加载bit文件，操作简单，利于调试。
FPGA动态配置和加载
10-22
描述FPGA 动态配置和加载原理及过程，看应用那种配置方式，怎么连接配置管腿，上电配置时信号电平变化等等
ZYNQ在线更新重加载FPGA bit之slave selectMAP方案
最新发布
风中月隐的博客——FPGA加速者
03-27 737
作为FPGA工程师，在项目中是否经常会遇到客户要求FPGA具有在线更新的需求？ 在项目中很容易遇到ZYNQ+FPGA的架构，而ZYNQ的代码更新在跑系统（比如linux）的情况下很容易实现从网口更新或者从串口更新。 但是纯FPGA却不好直接重新更新代码，这个时候可以使用slave serial或者slave selectMAP的方式通过ZYNQ来在线更新FPGA的bit。 slave selectMAP比slave serial更新速率更快，而本文主要介绍slave selectMAP。
ZYNQ　动态更新bit流　ZynqMP PL Programming
maybe_only的博客
01-15 6378
项目最后的几个事宜，本以为很简单，结果深坑不浅。公司为某部分设计的ＸＸ板，设计１２８ＭＢ　QSPI Flash，无ＳＤ卡。先需要在内核启动后动态加载bit流，使用脚本完成。参考Xilinx官方的方案，应该比较简单，但实际上差点坑出翔。 本文内容简介，没时间写的太详细！！！ 1　配置步骤 1.1 Kernel Configuration The following config options h...
Zynq动态更新FPGA比特流
热门推荐
Shawn's blog
10-16 2万+
ZYNQ-7000的结构是ARM+FPGA，在脱离JTAG的情况下，PL的配置只能通过PS来完成。正常上电的加载顺序是，FLASH/SD - > FSBL -> PL BITSTREAM -> PS ELF，那么在整个系统全部加载完成以后是否有办法重新给PL配置程序呢？答案是肯定的。 XILINX官方的BSP裸机例程里有xdevcfg的驱动代码，里面有个例程叫做POLL_EXA...
zynq实现动态加载（Partial Reconfiguration）
qq_32938605的博客
10-13 4233
上周没有写博客，我不会无辜不写，只因为有更重要的事情。 首先说明下需求。在某些设计需求中，需要在更换bitstream时，要求一部分逻辑不能重新被加载。也就是说，要求实现FPGA的动态重配置。 这里主要参考了ug909，上面对每一步操作具有十分详细的说明。但是对于初学者来时，那些晦涩难懂的专业名词是在令人挠头，所以这里把手册的内容进行了精简，并且用大家最喜...
ZYNQ PS动态配置PL动态加载
jingjiankai5228的博客
09-17 6554
ZYNQ 在线加载
如何在Zynq-7000上烧写PL Image
菜头
12-30 4631
在Zynq-7000上编程PL大致有3种方法： 1. 用FSBL，将bitstream集成到boot.bin中 2. 用U-BOOT命令 3. 在Linux下用xdevcfg驱动。   步骤： 1. 去掉bitstream的文件头   用FSBL烧写PL Images没有什么好说的，用Xilinx SDK的Create Boot Image工具即可完
zynq的U-Boot加载fpga比特流文件
qq_43584707的博客
03-23 3580
在开机倒计时的时候，按任意键进入U-Boot界面输入指令查看环境变量：printenv因为从vivado导出的比特流文件是.bit文件，而U-Boot的环境变量定义的指令是加载.bin文件的，因此要使用bootgen将.bit文件转换为.bin文件注意第五行的bitstream_image=system.bit.bin，这也说明要将比特流文件转换为.bin文件，并命名为system.bit.bin（也可以用修改环境变量，将“load”修改为“loadb”，同时修改。
基于Zynq7000平台VxWorks6.9开发应用——FPGA动态加载篇
CPUOS2010的博客
05-30 4032
前言 本篇文章主要讲解在Xilinx ZedBoard上通过VxWorks6.9动态加载FPGA bit/bin文件，从而实现软件定义功能目的。本文力求讲述清楚PS动态加载PL的原理和实现方法，并配套完整的演示软件和相关代码进行验证。下面将从以下几个方面进行讲解。 Zynq7000 PL加载原理设计 VxWorks6.9动态加载FPGA 开发使用工具说明： WorkBench3.3 Zynq7000 PL加载原理设计 图1 非安全启动流程框图 如图1所示，非安全启动流程中PS通过芯...
Zynq启动、AMP加载、uCos、Linux等基本介绍
09-29
文档共60页。主要向初学者提供了Zynq开发的技术方向，针对不同应用给出了基本的参考文档；同时对Zynq双核AMP加载方式做了详细描述，对Zynq的fsbl启动流程做了简单介绍。章节如下： Zynq User Guide 1 介绍 4 2 快速上手指南 4 3 多核开发教程 4 3.1 AMP开发说明 6 3.1.1 快速生成amp工程 6 3.1.2 Generating Boot File 8 3.1.3 烧写程序 9 3.1.4 启动 10 3.1.5 调试 10 3.1.6 总结 11 3.2 SMP开发说明 11 4 ZC706启动代码分析 11 4.1 启动代码 12 4.2 FSBL流程(FOR AMP) 13 4.3 CPU0启动CPU1流程 14 5 程序在线烧写方案及流程 14 5.1 程序烧写需求 14 5.2 提出该需求的原因 14 5.3 程序烧写方案 14 5.3.1 BOOT.BIN组成 14 5.3.2 BOOT.BIN生成方法 15 5.4 FSBL.BIN和APP.BIN等的生成 15 5.5 制作*BIN及烧写的具体步骤 15 5.5.1 制作*bin流程 15 5.5.2 BOOT.bin制作过程 15 5.5.3 FSBL.bin和APP.bin等的生成过程 22 5.6 烧写BOOT.BIN步骤 26 5.6.1 通过SDK工具烧写步骤 26 5.6.2 通过上位机烧写软件的烧写步骤 29 5.6.3 通过串口调试助手烧写步骤 29 6 Zynq Qspi控制器 30 6.1 基本特性 30 6.2 I/O接口 31 6.3 QSPI控制器模式 33 6.3.1 I/O模式 33 6.3.2 线性地址（linear address）模式 33 6.3.3 传统（legacy）SPI模式 34 6.4 QSPI 例程 34 6.5 QSPI控制器支持访问32MB方法 35 6.5.1 Bank地址寄存器（Bank address register） 35 6.5.2 扩展地址模式（Extended address mode） 35 6.5.3 使用新写命令（New commands） 35 6.6 QSPI FLASH选择 35 6.7 作为BOOT器件考虑 35 7 µC/OS系统启动指南 36 7.1 INTRODUCTION 36 7.1.1 Software Requirements 36 7.1.2 Hardware Requirements 36 7.2 HARDWARE DESIGN 37 7.2.1 Step 1. Invoke the Vivado IDE and Create a project 37 7.2.2 Step 2. Create an IP Integrator Design 39 7.2.3 Step 3. Add and setup the Zynq processor system IP block 39 7.2.4 Step 4. Customize the Zynq block for our design 41 7.2.5 Step 5. Add the soft peripherals 45 7.2.6 Step 6. Generate HDL Design Files 47 7.2.7 Step 7. Synthesis, Implement and Generate Bitstream 48 7.3 SOFTWARE DESIGN 49 7.3.1 Step 1. Installation of the µC/OS Repository 49 7.3.2 Step 2. Generate the µC/OS BSP 50 7.3.3 Step 3. Build and Debug the Demonstration Project 54 7.3.4 Step 4. Program the AXI Timer 0 with the ucos_axitimer Driver 55 7.3.5 Step 5. Program the AXI Timer 1 with the Xilinx tmrctr Driver 58 7.4 CONCLUSION 59 8 Linux系统启动指南 59
ZYNQ 实现PL动态重构
08-19
本文将深入探讨如何利用ZYNQ实现PL动态重构这一关键技术，旨在提升系统的灵活性和效率。 动态重构是指在系统运行过程中，根据需求变化对硬件结构进行重新配置，从而实现不同功能或者优化性能。在ZYNQ平台上，这种...
ZynqMP Vivado2021.1 bit文件格式解析
sudaroot的博客
03-03 3211
前言： 在裸机下运行的需手动加载不同的代码到PL执行。 PS的xilfpga库支持Vivado生成的bit和bin文件及bootgen生成的boot.bin到PL上运行。 Vivado的bit文件是在bin文件头部多了一些描述信息，头部信息长度不固定。 描述信息可以使用file命令查看 其中我个人最关心的是data length，这个数据长度表示bin文件的长度。 1、准备： 1、创建一个Platform工程。 2、由Vivado生成的1s闪烁LED的PL代码的bit 文件。 V.
Zynq PS动态配置PL
xijingmingxijingming的专栏
11-05 3239
功能概述： 系统启动后，自动加载xdevcfg，使用该功能可自动加载PL的配置文件。 准备： 1. 生成bin 文件 在vivado中generate bitstream file后，会生成xxx.bit和xxx.bin文件，选取xxx.bin文件 2. 将xxx.bin文件拷贝到SD卡中 可使用主机通过SSH拷贝到SD中。 （1）设置主机的IP与目标板的IP在一个网段，设置完...
ZYNQ(PS) 动态加载APP之一
有崖的博客
09-01 5440
这里主要涉及ZYNQ加载流程及裸机下的动态加载 平台 : zedboard vivado : vivado 2018.3 1. IAP简介 IAP，全称In Application Programing, 在应用编程。简单理解，即在程序运行过程中进行编程（升级程序，更新固件） 由ZYNQ的启动特性可知，上电后会执行BootROM，然后跳转到FSBL，由FSBL跳转到用户程序。这里实现两个用户程序（基于同一个FSBL，都是默认配置），分别是bootloader和app ZYNQ动态加载主要参考UG
[ZYNQ随笔] uboot移植中bitstream比特流加载问题：zynq_validate_bitstream: Bitstream is not validated yet
wmdscjhdpy的博客
10-30 3931
问题介绍 由于项目设计需要，需要频繁的更换比特流文件，之前使用petalinux生成的boot.bin每次都需要合并比特流，比较麻烦，遂换了一个uboot版本（米联客默认的u-boot），将bitstream放到了独立于boot.bin的文件中，如图所示。 但是在配置好对应的文件之后，启动系统却发现比特流文件无法被正常的加载，部分日志如下： reading uEnv.txt 17 bytes read in 11 ms (1000 Bytes/s) Loaded environment from uEn
（2）ZYNQ FPGA加载比特流（FPGA不积跬步101）
m0_46498597的博客
05-30 1520
引言 一个合格的技术员，专业知识不用说，懂的越多越好。为自己加油！！！ ZYNQ FPGA 加载比特流 1）Zynq 主要分为PL和PS两个部分，开发代码也就分为这两部分，对于Zynq FPGA项目开发，一般由逻辑工程师搞定PL，嵌入式工程师搞定PS，当然也可以由一个人去完成PL和PS开发。 2）Zynq-7000的结构是ARM+FPGA，在脱离JTAG的情况下，PL的配置只能通过PS来完成。 3）实际项目中，往往存在PL端设计不断迭代的过程。一种是可以不断生成新的fsbl合成BOOT.BIN文件
zynq ps加载地址
01-18
### Zynq PS 加载地址配置方法及参数 #### 配置加载地址的方式 对于Zynq系列器件，在PS（处理系统）加载过程中，可以通过多种途径设置加载地址。通常情况下，加载过程涉及从外部存储器读取数据并将其传输至内部内存或DDR中特定的位置。 当通过SD卡或者Flash启动时，FSBL（First Stage Boot Loader）负责初始化必要的硬件资源，并将后续阶段所需的代码复制到指定的目标地址[^1]。具体来说： - **初始引导加载程序（Boot ROM）**：在上电复位之后自动运行，它会依据预定义的规则去寻找合法的启动源。一旦找到合适的启动设备，则继续执行相应的操作来加载第二级引导加载程序即FSBL。 - **FSBL的作用**：此部分主要职责在于完成基本外围接口初始化工作以及准备用于传递给应用程序处理器核(Cortex-A9) 的上下文环境；同时也会把PL比特流映射进系统的物理地址空间内以便于稍后的下载动作能够顺利开展。 为了使PS能正确解析这些指令和数据，必须确保它们被放置在一个已知且固定的起始位置之上。例如，在某些应用场景下，可能会采用如下所示的方法来进行设定： ```bash make CROSS_COMPILE=arm-linux-gnueabihf- ARCH=arm zynq_zc702_defconfig ``` 上述命令中的`zynq_zc702_defconfig`选项指定了目标板的具体型号及相关配置细节，而编译工具链前缀则表明了交叉编译所针对的操作系统架构类型[^2]。 至于实际的加载地址，这取决于具体的项目需求和技术文档的规定。一般而言，Linux内核镜像会被安排存放在较低范围内的RAM区域里，比如0x8000处开始的一段连续区间；而对于用户自定义的应用程序或其他固件组件，则可以根据实际情况灵活调整其安置地点。 另外值得注意的是，在涉及到动态重配PL的情况下，还需要考虑如何有效地管理不同版本之间可能存在的冲突问题。此时可借助于专门设计好的API函数库如`xdecfg_polled_example.c`所提供的功能来简化这一流程，从而允许开发者更加便捷地控制整个更新过程。 最后，有关bit文件转换成适合加载的形式，可以使用带有`-split`参数的相关工具，该参数将会生成`.bit.bin`这样的二进制格式文件，便于进一步部署到目标平台上[^3]。
评论 6
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值