zynq动态加载bit

已于 2022-03-02 21:26:58 修改
阅读量7k 收藏 98
点赞数 12
分类专栏： fpga xilinx 文章标签： fpga tcl windows
于 2022-03-02 21:18:04 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42741023/article/details/123239102
版权
fpga 同时被 2 个专栏收录
10 篇文章 8 订阅
订阅专栏
xilinx
7 篇文章 1 订阅
订阅专栏

zynq动态加载bit

文章目录

前言

zynq作为一款集成arm与fpga的soc，在工业领域具有很大的用武之地，使用petalinux进行开发有很大的便利，但是编译的的系统，需要将fsbl，uboot，bit打包为BOOT.bin文件用于启动，对于fpga人员来说，更换bit需要进行一些列的linux的编译，实属麻烦，况且fpga人员可能一般不太熟悉linux，这会对linux的开发带来很多麻烦。下面介绍一种在petalinux下将bit分离出BOOT.bin中，可以单独替换bit的一种办法。

提示：以下是本篇文章正文内容，下面案例可供参考

一、petalinux编译流程

通常 PetaLinux 工具遵循顺序设计流程模型，如下表所示：
在这里插入图片描述
从上表可以看到，使用 Vivado 搭建好硬件平台后，通过几个命令就完成了 Linux 系统的
定制，极其方便。
需要说明的是以上设计流程不是按部就班的每一步都执行一遍，可以根据使用场景有选
择的执行。一般的设计流程如下：

  1. 通过 Vivado 创建硬件平台，得到 hdf 硬件描述文件；
  2. 运行 source <petalinux 安装路径>/settings.sh，设置 Petalinux 运行环境
  3. 通过 petalinux-create -t project 创建 petalinux 工程；
  4. 使用 petalinux-config --get-hw-description，将 hdf 文件导入到 petalinux 工程当中并配置 petalinux 工程；
  5. 使用 petalinux-config -c kernel 配置 Linux 内核；
  6. 使用 petalinux-config -c rootfs 配置 Linux 根文件系统；
  7. 配置设备树文件；
  8. 使用 petalinux-build 编译整个工程；
  9. 使用 petalinux-package --boot 制作 BOOT.BIN 启动文件；
  10. 制作 SD 启动卡，将 BOOT.BIN 和 image.ub 以及根文件系统部署到 SD 卡中；
  11. 将 SD 卡插入开发板，并将开发板启动模式设置为从 SD 卡启动；
  12. 开发板连接串口线并上电启动，串口上位机打印启动信息，登录进入 Linux 系统。

具体的编译命令

第一步：创建工程

在这里插入图片描述

petalinux-create -t project --template zynq -n zynq

即可创建一个名为zynq的一个petalinux工程。

第二步：拷贝hdf文件并且配置工程

进入工程目录zynq

cd zynq

拷贝hdf到zynq目录下，并且使用命令配置工程

petalinux-config --get-hw-description ./

在这里插入图片描述

第三步：编译工程生成uboot与内核

petalinux-build

在工程目录的imag/linux下可看到对于的uboot.bin,system.bit,image.ub文件

第四步：打包生成BOOT.bin文件

ZYNQ 的启动文件 BOOT.BIN 一般包含 fsbl 文件、bitstream 文件和 uboot 文件。使用下面命令可生成 BOOT.BIN 文件：

petalinux-package --boot --fsbl --fpga --u-boot --force

第五步:启动linux

将BOOT.bin与内核文件image.ub拷贝到sd卡即可启动linux。

二、动态加载bit文件

以上的是正常的petalinux开发linux操作，不过boot.bin文件将fpga文件的bit一起打包在一起了，以下流程可将bit分离出来，实现动态加载，只需更替bit文件即可。

第一步：修改platform-top.h文件

在zynq目录project-spec/meta-user/recipes-bsp/u-boot/files下
在这里插入图片描述
platform-top.h文件是uboot配置的一些常数文件

修改前

在这里插入图片描述


#include <configs/platform-auto.h>
#define CONFIG_SYS_BOOTM_LEN 0xF000000
#define DFU_ALT_INFO_RAM \
                "dfu_ram_info=" \
        "setenv dfu_alt_info " \
        "image.ub ram $netstart 0x1e00000\0" \
        "dfu_ram=run dfu_ram_info && dfu 0 ram 0\0" \
        "thor_ram=run dfu_ram_info && thordown 0 ram 0\0"

#define DFU_ALT_INFO_MMC \
        "dfu_mmc_info=" \
        "set dfu_alt_info " \
        "${kernel_image} fat 0 1\\\\;" \
        "dfu_mmc=run dfu_mmc_info && dfu 0 mmc 0\0" \
        "thor_mmc=run dfu_mmc_info && thordown 0 mmc 0\0"


/*Required for uartless designs */
#ifndef CONFIG_BAUDRATE
#define CONFIG_BAUDRATE 115200
#ifdef CONFIG_DEBUG_UART
#undef CONFIG_DEBUG_UART
#endif
#endif

/*Define CONFIG_ZYNQ_EEPROM here and its necessaries in u-boot menuconfig if you had EEPROM memory. */
#ifdef CONFIG_ZYNQ_EEPROM
#define CONFIG_SYS_I2C_EEPROM_ADDR_LEN         1
#define CONFIG_SYS_I2C_EEPROM_ADDR             0x54
#define CONFIG_SYS_EEPROM_PAGE_WRITE_BITS      4
#define CONFIG_SYS_EEPROM_PAGE_WRITE_DELAY_MS  5
#define CONFIG_SYS_EEPROM_SIZE                 1024 /* Bytes */
#define CONFIG_SYS_I2C_MUX_ADDR                0x74
#define CONFIG_SYS_I2C_MUX_EEPROM_SEL          0x4
#endif

修改后

在这里插入图片描述


#include <configs/platform-auto.h>
#define CONFIG_FPGA_ZYNQPL
#define CONFIG_SYS_BOOTM_LEN 0xF000000
#define DFU_ALT_INFO_RAM \
                "dfu_ram_info=" \
        "setenv dfu_alt_info " \
	"bitstream_bit=system.bit\0"	\
	"bitstream=system.bit\0"	\
	"loadbit_addr=0x100000\0"	\
	"mmc_loadbit=echo Loading bitstream from SD/MMC/eMMC to RAM.. && " \
		"mmcinfo && " \
		"load mmc 0 ${loadbit_addr} ${bitstream} && " \
		"fpga loadb 0 ${loadbit_addr} ${filesize}\0" \
        "image.ub ram $netstart 0x1e00000\0" \
        "dfu_ram=run dfu_ram_info && dfu 0 ram 0\0" \
        "thor_ram=run dfu_ram_info && thordown 0 ram 0\0"

#define DFU_ALT_INFO_MMC \
        "dfu_mmc_info=" \
        "set dfu_alt_info " \
        "${kernel_image} fat 0 1\\\\;" \
        "dfu_mmc=run dfu_mmc_info && dfu 0 mmc 0\0" \
        "thor_mmc=run dfu_mmc_info && thordown 0 mmc 0\0"


/*Required for uartless designs */
#ifndef CONFIG_BAUDRATE
#define CONFIG_BAUDRATE 115200
#ifdef CONFIG_DEBUG_UART
#undef CONFIG_DEBUG_UART
#endif
#endif

/*Define CONFIG_ZYNQ_EEPROM here and its necessaries in u-boot menuconfig if you had EEPROM memory. */
#ifdef CONFIG_ZYNQ_EEPROM
#define CONFIG_SYS_I2C_EEPROM_ADDR_LEN         1
#define CONFIG_SYS_I2C_EEPROM_ADDR             0x54
#define CONFIG_SYS_EEPROM_PAGE_WRITE_BITS      4
#define CONFIG_SYS_EEPROM_PAGE_WRITE_DELAY_MS  5
#define CONFIG_SYS_EEPROM_SIZE                 1024 /* Bytes */
#define CONFIG_SYS_I2C_MUX_ADDR                0x74
#define CONFIG_SYS_I2C_MUX_EEPROM_SEL          0x4
#endif

#define CONFIG_BOOTCOMMAND	"run mmc_loadbit; run default_bootcmd"

主要做了几处修改

#define CONFIG_FPGA_ZYNQPL //开启uboot加载bit命令

增加加载bit命令，下面代码是从sd卡加载名字为system.bit文件名的bit文件，在uboot运行mmc_loadbit即可加载bit

"bitstream_bit=system.bit\0"	\
	"bitstream=system.bit\0"	\
	"loadbit_addr=0x100000\0"	\
	"mmc_loadbit=echo Loading bitstream from SD/MMC/eMMC to RAM.. && " \
		"mmcinfo && " \
		"load mmc 0 ${loadbit_addr} ${bitstream} && " \
		"fpga loadb 0 ${loadbit_addr} ${filesize}\0" \

下面的是启动命令，在启动内核前先调研run mmc_loadbit加载bit后再运行default_bootcmd，这是加载内核进入系统的命令。

#define CONFIG_BOOTCOMMAND	"run mmc_loadbit; run default_bootcmd"

在另外一个文件platform-auto.h文件中可看到，具体原因不详说了，这涉及到uboot具体启动方式，不是一两句可以说清楚，有兴趣的朋友可以自己研究
platform-auto.h在目录zynq/project-spec/meta-plnx-generated/recipes-bsp/u-boot/configs下
在这里插入图片描述

第二步：重新编译

petalinux-build

第三步：重新生成BOOT.BIN文件

这里去掉了fpga的文件，打包后的文件不会包含bit
修改后

petalinux-package --boot --fsbl  --u-boot --force

未修改前

petalinux-package --boot --fsbl --fpga --u-boot --force

第四步:拷贝文件到sd卡

在这里插入图片描述
这里与之前多拷贝了system.bit文件，改文件是fpga的文件，可以从hdf中得到，也可以使用vivado生成的bit文件，两者是等价的。

三、启动系统

使用uboot加载bit

在这里插入图片描述
uboot界面，可使用mmc_loadbit命令进行加载bit

run mmc_loadbit

在这里插入图片描述
可看到成功加载界面

上电自动加载bit

由于配置好了上电加载bit，系统启动期间只要不打断，让他自动加载系统即可自动加载bit
或者在uboot命令行使用bootcmd进入系统

run bootcmd

在这里插入图片描述

总结

希望对大家有所帮助

章鱼哥学电子
关注
专栏目录
（2）ZYNQ FPGA加载比特流（FPGA不积跬步101）
m0_46498597的博客
05-30 1332
引言 一个合格的技术员，专业知识不用说，懂的越多越好。为自己加油！！！ ZYNQ FPGA 加载比特流 1）Zynq 主要分为PL和PS两个部分，开发代码也就分为这两部分，对于Zynq FPGA项目开发，一般由逻辑工程师搞定PL，嵌入式工程师搞定PS，当然也可以由一个人去完成PL和PS开发。 2）Zynq-7000的结构是ARM+FPGA，在脱离JTAG的情况下，PL的配置只能通过PS来完成。 3）实际项目中，往往存在PL端设计不断迭代的过程。一种是可以不断生成新的fsbl合成BOOT.BIN文件
xilinx zynq PL(Programming Logic) 动态加载实现
11-22
Zynq-7000 soc 可以通过三种方式加载Programming Logic(PL)文件 1. Fsbl 通过xilinx SDK加载bit文件，通过xilinx -> program FGPA 流程加载bit文件，这种方式只是适合调试，掉电丢失。 2. U-boot 通过petalinux工具制作成BOOT.BIN文件，通过SD卡或者falsh方式启动，此方式一般用于稳定版本的烧写制作，过程过于繁杂。 3. Linux 结合第二种方式，在linux系统启动后，通过动态加载的办法加载bit文件，操作简单，利于调试。
ZYNQ 实现PL动态重构
08-19
ZYNQ 实现PL动态重构
RK3568使用initramfs文件系统方法
最新发布
u012117616的博客
07-23 729
本人使用的ubuntu，从网上找到基础镜像，然后简单增加基础配置项，参考下面文章：基于ubuntu-base构建根文件系统并移植到RK3568开发板_rk3568 ubuntu base-CSDN博客个人也比较喜欢ubuntu官方操作界面，所以就查阅文献，构建ubuntu文件系统，最终成功在开发板上跑了起来！initramfs在与一般根文件系统差异是必须要有一个init文件，所以需要在上述所生成的根文件系统目录下，增加一个init文件。
ZYNQ　动态更新bit流　ZynqMP PL Programming
maybe_only的博客
01-15 5796
项目最后的几个事宜，本以为很简单，结果深坑不浅。公司为某部分设计的ＸＸ板，设计１２８ＭＢ　QSPI Flash，无ＳＤ卡。先需要在内核启动后动态加载bit流，使用脚本完成。参考Xilinx官方的方案，应该比较简单，但实际上差点坑出翔。 本文内容简介，没时间写的太详细！！！ 1　配置步骤 1.1 Kernel Configuration The following config options h...
zynq实现动态加载（Partial Reconfiguration）
qq_32938605的博客
10-13 3953
上周没有写博客，我不会无辜不写，只因为有更重要的事情。 首先说明下需求。在某些设计需求中，需要在更换bitstream时，要求一部分逻辑不能重新被加载。也就是说，要求实现FPGA的动态重配置。 这里主要参考了ug909，上面对每一步操作具有十分详细的说明。但是对于初学者来时，那些晦涩难懂的专业名词是在令人挠头，所以这里把手册的内容进行了精简，并且用大家最喜...
ZYNQ PS动态配置PL动态加载
jingjiankai5228的博客
09-17 5315
ZYNQ 在线加载
基于Zynq7000平台VxWorks6.9开发应用——FPGA动态加载篇
CPUOS2010的博客
05-30 3640
前言 本篇文章主要讲解在Xilinx ZedBoard上通过VxWorks6.9动态加载FPGA bit/bin文件，从而实现软件定义功能目的。本文力求讲述清楚PS动态加载PL的原理和实现方法，并配套完整的演示软件和相关代码进行验证。下面将从以下几个方面进行讲解。 Zynq7000 PL加载原理设计 VxWorks6.9动态加载FPGA 开发使用工具说明： WorkBench3.3 Zynq7000 PL加载原理设计 图1 非安全启动流程框图 如图1所示，非安全启动流程中PS通过芯...
ZYNQ(PS) 动态加载APP之一
有崖的博客
09-01 4740
这里主要涉及ZYNQ加载流程及裸机下的动态加载 平台 : zedboard vivado : vivado 2018.3 1. IAP简介 IAP，全称In Application Programing, 在应用编程。简单理解，即在程序运行过程中进行编程（升级程序，更新固件） 由ZYNQ的启动特性可知，上电后会执行BootROM，然后跳转到FSBL，由FSBL跳转到用户程序。这里实现两个用户程序（基于同一个FSBL，都是默认配置），分别是bootloader和app ZYNQ动态加载主要参考UG
Zynq动态更新FPGA比特流
热门推荐
Shawn's blog
10-16 1万+
ZYNQ-7000的结构是ARM+FPGA，在脱离JTAG的情况下，PL的配置只能通过PS来完成。正常上电的加载顺序是，FLASH/SD - > FSBL -> PL BITSTREAM -> PS ELF，那么在整个系统全部加载完成以后是否有办法重新给PL配置程序呢？答案是肯定的。 XILINX官方的BSP裸机例程里有xdevcfg的驱动代码，里面有个例程叫做POLL_EXA...
Zynq启动、AMP加载、uCos、Linux等基本介绍
09-29
文档共60页。主要向初学者提供了Zynq开发的技术方向，针对不同应用给出了基本的参考文档；同时对Zynq双核AMP加载方式做了详细描述，对Zynq的fsbl启动流程做了简单介绍。章节如下： Zynq User Guide 1 介绍 4 2 快速上手指南 4 3 多核开发教程 4 3.1 AMP开发说明 6 3.1.1 快速生成amp工程 6 3.1.2 Generating Boot File 8 3.1.3 烧写程序 9 3.1.4 启动 10 3.1.5 调试 10 3.1.6 总结 11 3.2 SMP开发说明 11 4 ZC706启动代码分析 11 4.1 启动代码 12 4.2 FSBL流程(FOR AMP) 13 4.3 CPU0启动CPU1流程 14 5 程序在线烧写方案及流程 14 5.1 程序烧写需求 14 5.2 提出该需求的原因 14 5.3 程序烧写方案 14 5.3.1 BOOT.BIN组成 14 5.3.2 BOOT.BIN生成方法 15 5.4 FSBL.BIN和APP.BIN等的生成 15 5.5 制作*BIN及烧写的具体步骤 15 5.5.1 制作*bin流程 15 5.5.2 BOOT.bin制作过程 15 5.5.3 FSBL.bin和APP.bin等的生成过程 22 5.6 烧写BOOT.BIN步骤 26 5.6.1 通过SDK工具烧写步骤 26 5.6.2 通过上位机烧写软件的烧写步骤 29 5.6.3 通过串口调试助手烧写步骤 29 6 Zynq Qspi控制器 30 6.1 基本特性 30 6.2 I/O接口 31 6.3 QSPI控制器模式 33 6.3.1 I/O模式 33 6.3.2 线性地址（linear address）模式 33 6.3.3 传统（legacy）SPI模式 34 6.4 QSPI 例程 34 6.5 QSPI控制器支持访问32MB方法 35 6.5.1 Bank地址寄存器（Bank address register） 35 6.5.2 扩展地址模式（Extended address mode） 35 6.5.3 使用新写命令（New commands） 35 6.6 QSPI FLASH选择 35 6.7 作为BOOT器件考虑 35 7 µC/OS系统启动指南 36 7.1 INTRODUCTION 36 7.1.1 Software Requirements 36 7.1.2 Hardware Requirements 36 7.2 HARDWARE DESIGN 37 7.2.1 Step 1. Invoke the Vivado IDE and Create a project 37 7.2.2 Step 2. Create an IP Integrator Design 39 7.2.3 Step 3. Add and setup the Zynq processor system IP block 39 7.2.4 Step 4. Customize the Zynq block for our design 41 7.2.5 Step 5. Add the soft peripherals 45 7.2.6 Step 6. Generate HDL Design Files 47 7.2.7 Step 7. Synthesis, Implement and Generate Bitstream 48 7.3 SOFTWARE DESIGN 49 7.3.1 Step 1. Installation of the µC/OS Repository 49 7.3.2 Step 2. Generate the µC/OS BSP 50 7.3.3 Step 3. Build and Debug the Demonstration Project 54 7.3.4 Step 4. Program the AXI Timer 0 with the ucos_axitimer Driver 55 7.3.5 Step 5. Program the AXI Timer 1 with the Xilinx tmrctr Driver 58 7.4 CONCLUSION 59 8 Linux系统启动指南 59
ZynqMP Vivado2021.1 bit文件格式解析
sudaroot的博客
03-03 3048
前言： 在裸机下运行的需手动加载不同的代码到PL执行。 PS的xilfpga库支持Vivado生成的bit和bin文件及bootgen生成的boot.bin到PL上运行。 Vivado的bit文件是在bin文件头部多了一些描述信息，头部信息长度不固定。 描述信息可以使用file命令查看 其中我个人最关心的是data length，这个数据长度表示bin文件的长度。 1、准备： 1、创建一个Platform工程。 2、由Vivado生成的1s闪烁LED的PL代码的bit 文件。 V.
zynq的U-Boot加载fpga比特流文件
qq_43584707的博客
03-23 2369
在开机倒计时的时候，按任意键进入U-Boot界面输入指令查看环境变量：printenv因为从vivado导出的比特流文件是.bit文件，而U-Boot的环境变量定义的指令是加载.bin文件的，因此要使用bootgen将.bit文件转换为.bin文件注意第五行的bitstream_image=system.bit.bin，这也说明要将比特流文件转换为.bin文件，并命名为system.bit.bin（也可以用修改环境变量，将“load”修改为“loadb”，同时修改。
[ZYNQ随笔] uboot移植中bitstream比特流加载问题：zynq_validate_bitstream: Bitstream is not validated yet
wmdscjhdpy的博客
10-30 3384
问题介绍 由于项目设计需要，需要频繁的更换比特流文件，之前使用petalinux生成的boot.bin每次都需要合并比特流，比较麻烦，遂换了一个uboot版本（米联客默认的u-boot），将bitstream放到了独立于boot.bin的文件中，如图所示。 但是在配置好对应的文件之后，启动系统却发现比特流文件无法被正常的加载，部分日志如下： reading uEnv.txt 17 bytes read in 11 ms (1000 Bytes/s) Loaded environment from uEn
在 linux 中加载启动 zynq PL 程序
feitingfj的博客
08-21 2515
目录环境使用BIN 文件生成附 在 zynq 使用系统时，可在 uboot 与 linux 中加载启动 PL 程序，一直以来用的都是在 uboot 中加载启动，本次试了试在 linux 中启动，发现不好使，于是有了这篇文章。 环境 vidado 2017.4 Linux zynq 4.14.0-xilinx 使用 在早期的 xilinx 官方文章写道使用命令（https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/18841750/Solution+Zyn
zynq 文件系统中加载PL fpga.bit笔记
xld123
12-03 4952
1.在启动脚本中添加创建/dev/xdevcfg节点： if [ ! -e /dev/xdevcfg ] then         mknod /dev/xdevcfg c 259 0 fi 2.直接用以下命令完成PL Image写入： cat  top_sds1000b_fpga.bit &gt; /dev/xdevcfg...
Zynq-7000烧写FPGA逻辑单元PL Image
嵌入式开发专栏
02-20 3156
在Zynq-7000上编程PL大致有3种方法： 用FSBL，将bitstream集成到boot.bin中 用U-BOOT命令 在Linux下用xdevcfg驱动。 步骤： 1. 去掉bitstream的文件头 用FSBL烧写PL Images没有什么好说的，用Xilinx SDK的Create Boot Image工具即可完成，不再赘述。用后两种方法需要把bitst
zynq的uboot模式下TFTP更新bit、内核等文件
feitingfj的博客
10-04 3538
本文使用软件uboot版本为u-boot-xlnx-xilinx-v2018.3，可在https://github.com/Xilinx/u-boot-xlnx/tree/xilinx-v2018.3下载官方版本 硬件为米联客MZ7XB，zynq7020，使用QSPI启动方式 关于zynq的uboot下的TFTP更新，需要先让uboot支持tftp模式，使能 tftpboot 命令，如下位置（...
如何在Zynq-7000上烧写PL Image
菜头
12-30 4561
在Zynq-7000上编程PL大致有3种方法： 1. 用FSBL，将bitstream集成到boot.bin中 2. 用U-BOOT命令 3. 在Linux下用xdevcfg驱动。   步骤： 1. 去掉bitstream的文件头   用FSBL烧写PL Images没有什么好说的，用Xilinx SDK的Create Boot Image工具即可完
zynq linux bit文件单独加载
12-14
在Zynq平台上，可以将Linux bit文件单独加载以实现系统的启动和运行。在这个过程中，我们需要将Bit文件加载到FPGA的可编程逻辑中，以便进行硬件加速和外设控制。 要单独加载Linux bit文件，我们需要使用Xilinx的Vivado开发环境来生成Bit文件。首先，我们需要创建一个Vivado工程，并将自定义的硬件设计与系统参考设计集成在一起。然后，我们可以使用Vivado生成Bit文件。 加载Bit文件的过程与将Bit文件集成到完整的系统中的过程不同。在这个过程中，我们不需要重新生成设备树或重新编译内核。相反，我们需要在Linux系统中使用devcfg驱动程序来将Bit文件加载到FPGA中。 首先，我们需要将Bit文件复制到Linux系统中，并将其放置在/dev/shm目录下。然后，我们可以使用devcfg驱动程序来加载Bit文件。我们可以使用devcfg的命令行接口或库函数来进行操作。 使用devcfg命令行接口，我们可以使用以下命令来加载Bit文件： ``` devcfg -i /dev/xdevcfg -f /dev/shm/bitfile.bit ``` 其中，-i参数指定devcfg设备的文件路径，-f参数指定要加载的Bit文件的路径。 通过编程接口，我们可以使用devcfg库函数来加载Bit文件。首先，我们需要打开/dev/xdevcfg设备文件，并使用ioctl系统调用来加载Bit文件。加载Bit文件后，我们可以关闭设备文件。 加载Bit文件后，FPGA会加载新的逻辑配置。此时，我们可以在Linux系统中通过设备树和驱动程序来访问新配置的硬件资源。 总的来说，Zynq平台上的Linux bit文件单独加载可以通过Vivado生成Bit文件，并使用devcfg驱动程序将其加载到FPGA中。这样，我们可以在Linux系统中访问新配置的硬件资源并实现硬件加速和外设控制。
评论 6
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值