FPGA给dsp的jtag接口做电平转换

最近在工作中遇到了一个摸不着头脑的问题。
硬件平台：Xlinx FPGA + TI DSP
dsp使用的ti公司TMS320C6672，该芯片IO为1.8V电平，而按照产品的设计要求，需要引出3.3V的jtag接口，用于装机后进行dsp仿真，正好产品中用到了fpga，就想利用fpga的资源做一个电平转换，即dsp的jtag接口引到fpga的1.8v Bank的普通IO上，然后再在fpga的3.3v Bank引出。
assign FPGA 1.8V IO = FPGA 3.3v IO

然后在产品调试时存在这样一个现象，在加载fpga 的bit文件或烧写. msc文件后，通过3.3v的端口可以成功进行dsp仿真，但是一旦给产品重新上电后，dsp连接仿真器总是失败。

经检查，发现电路的IO引脚受到了干扰，发生误触发（该信号本来是用来触发dsp复位的，但是在电路设计中粗心大意，未采用上下拉，导致状态不定），使dsp进入复位状态。

将该触发信号取消后，仿真功能有效。

结论
1.可以通过fpga不同bank电源电压不同的特性来实现电平转换功能。
2.电路中的控制信号一定要采取上下拉措施，以保证信号有一个稳定的状态，否则及容易收到干扰。