时序分析基本概念介绍<sdc检查>

通过前面几期sdc的介绍，相信大家都对最基本的sdc命令有了一个简单的认识。可以说，sdc是整个设计中最重要的文件，它的正确与否直接决定了PR能否顺利进行以及timing的最终sign off。很多设计团队经常只有等到做完综合，STA，PR后才发现到sdc上的问题，再去修改sdc重新run job。这样就浪费了项目宝贵的schedule。而且，不同的工具，不同的design team处理约束的方式都不尽相同。这些因素，都要求我们必须在设计前期尽早的完成sdc的检查。

sdc的问题有很多种，我大致罗列了以下一些：

Missing clock definition

和clock相关的问题都要引起特别大的重视，因为它会严重影响到timing还有CTS的质量。有没有正确地定义generate clock， 关键节点上的时钟有没有传过去，哪些地方应该stop clock propagation......这些问题我们都应该第一时间去检查确认。

Unconstrained endpoint

这也是很严重的一点问题，unconstrained就代表着工具不会去检查该条timing path，也就不会发现潜在的时序问题了。有的endpoint确实可能是静态信号，但也不排除我们遗漏input/output delay或者错误地设置了false path。因此，这也值得我们重点检查。