![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
2022校招
文章平均质量分 83
加菲~
很久没写了,还是要坚持写写博客,记录一下自己的成长
展开
-
2022校招 小米集团 数字芯片设计(持续更新...)
原创 2021-09-12 10:14:15 · 1624 阅读 · 2 评论 -
2022校招 联芸科技-数字后端设计工程师A卷 (持续更新...)
写在最前面答案只是自己查阅资料后所写,不一定正确,欢迎大家留言讨论。答案解析写的相对言简意赅,想详细了解可以看文章末尾的参考链接,谢谢~ 文章目录问答1. (5分) Please list the physical design basic flow.2. (7分) Please explain the following terms: NDR/SOC/LVS/ICG/PVT/DRC/NLDM.3. (5分) When we say 0.13um/0.18um/28nm,what does it mea原创 2021-08-21 20:31:06 · 891 阅读 · 0 评论 -
2022校招 复旦微电子 FPGA开发笔试卷(持续更新...)
写在最前面答案只是自己查阅资料后所写,不一定正确,欢迎大家留言讨论 文章目录【客观题 | 20道单选题】1. 通用的高级程序设计语言一般都会提供描述数据、运算、控制和数据传输的语言成分,其中控制包括顺序、( )和循环结构。2. ( )3. ( )4. ( )5. ( )6. ( )7. ( )8. ( )9. ( )10. ( )11. ( )12. ( )13. ( )14. ( )15. ( )16. ( )17. ( )18. ( )19. ( )20. ( )【主观题 | 8道问答题】【客观题原创 2021-08-19 20:01:35 · 969 阅读 · 1 评论 -
2022校招 大疆创新-数字芯片开发工程师B卷 (持续更新...)
写在最前面答案只是自己查阅资料后所写,不一定正确,欢迎大家留言讨论 文章目录单选题 (45分,5分/题)1. 下列关于mbist测试描述正确的一个是( )2. 下列关于芯片中信号串扰描述错误的一个是( )3. 关于异步复位,以下说法正确的是( )4. 1个16K x 8位的存储器,其地址线和数据线总和是( )5. 下列关于多bit数据跨时钟域的处理思路,错误的有( )6. ( )7. ( )8. ( )9. ( )单选题 (45分,5分/题)1. 下列关于mbist测试描述正确的一个是( ) A原创 2021-08-15 10:12:35 · 2221 阅读 · 0 评论 -
2022校招 大疆创新-数字芯片开发工程师A卷 (持续更新...)
写在最前面答案只是自己查阅资料后所写,不一定正确,欢迎大家留言讨论 文章目录5. 以下是对Cache-主存-辅存三级存储系统中各级存储器的作用,速度,容量的描述,其中完成正确的是()5. 以下是对Cache-主存-辅存三级存储系统中各级存储器的作用,速度,容量的描述,其中完成正确的是() A. 主存用于存放CPU正在执行的程序,速度慢,容量极大 B. Cache用于存放CPU当前访问频繁的程序和数据,速度快,容量小 C. 辅存用于存放需要联机保存但暂不执行的程序和数据,速度快,容量极大 D.原创 2021-08-11 15:33:00 · 1602 阅读 · 0 评论 -
2022校招 加特兰微电子-数字电路设计工程师 (持续更新...)
文章目录【问答 | 5分】1. What is the difference between blocking and nonblocking assignments?2. Explain setup failture and hole failture to a flip-flop.3. What is the difference between clock skew and clock jitter?4. What is metastability?How to avoid metastability原创 2021-07-27 00:10:35 · 926 阅读 · 3 评论 -
2022校招 乐鑫科技提前批-数字IC类(持续更新...)
文章目录【单选 |3分】1. 下面对于verilog中的always块描述错误的是()2. 模拟信号转换成数字信号需要经历( )这四个过程3. 数字下采样的一般处理流程是( ),数字上采样的一般处理流程是( )4. 实现以下( )CMOS电路基本单元需要的MOSFET个数最少5. SystemVerilog中,多态的相关描述正确的是【单选 |3分】1. 下面对于verilog中的always块描述错误的是() always块中的被赋值语句必须定义为“reg”类型 不同的敏感事件列表会产生不同的电路原创 2021-07-25 15:04:25 · 813 阅读 · 0 评论 -
2022校招——大华股份(持续更新...)
文章目录2. 十进制数46.75对应的二进制表达式为()3. 下面关于CPLD描述不正确的是()2. 十进制数46.75对应的二进制表达式为() 101110.01 101101.11 101110.11 101110.10答案是101110.11解析 整数部分:十进制46对应二进制101110 小数部分:十进制0.75对应二进制0.11(2-1+2-2=1/2+1/4)3. 下面关于CPLD描述不正确的是() CPLD组合逻辑资源丰富; CPLD互连线延迟相等;原创 2021-07-17 16:45:41 · 932 阅读 · 0 评论 -
2022校招1-数字IC工程师——联发科(持续更新...)
简答题 (15分) 用Verilog实现一个10010序列检测器,当检测到10010序列时(包括重叠部分的情况)时,序列检测器输出1,否则输出0,请画出状态转移框图并写出Verilog代码。解析: 我的用3段式状态机写的;第3个always我就直接用assign搞定了,效果都是一样的;下面是我用OneNote做的一点笔记,仅供大家参考:状态转移图:Verilog代码:`timescale 1ns / 1psmodule sequential_detector_10010( .原创 2021-07-16 20:42:16 · 1642 阅读 · 1 评论