2022校招 大疆创新-数字芯片开发工程师B卷 (持续更新...)

最新推荐文章于 2024-08-07 23:25:10 发布
最新推荐文章于 2024-08-07 23:25:10 发布
阅读量2.6k 收藏 48
点赞数 5
分类专栏： 2022校招
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_43757476/article/details/119710049
版权
这篇博客包含了2022年大疆创新针对数字芯片开发工程师的笔试题目，包括单选题和多选题，涉及内容涵盖mbist测试、信号串扰、异步复位、存储器配置、跨时钟域处理、FPGA编程、嵌入式系统启动、时序检查、功耗管理等多个方面。作者提供了部分问题的参考答案和解析，并分享了参考资料链接，供读者讨论和学习。
摘要由CSDN通过智能技术生成

写在最前面
答案只是自己查阅资料后所写，不一定正确，欢迎大家留言讨论。答案解析写的相对言简意赅，想详细了解可以看文章末尾的参考链接，谢谢~

文章目录

单选题 (45分，5分/题)

1. 下列关于mbist测试描述正确的一个是( )
  • A. mbist测试实现没有面积开销
  • B. mbist测试频率和mem工作频率不一致
  • C. mem repair可以提高良率
  • D. mbist测试对mem性能没有影响
2. 下列关于芯片中信号串扰描述错误的一个是( )
  • A. 串扰会导致信号延迟和毛刺
  • B. 增强侵害网络单元驱动能力可以减小串扰影响
  • C. 在受害网络上插入缓冲器可以减小串扰影响
  • D. 增加导线间距可以减小串扰影响
3. 关于异步复位，以下说法正确的是( )
  • A. 寄存器的时钟状态对是否能复位没有影响
  • B. 寄存器的时钟状态对是否能解复位没有影响
  • C. 复位信号上是否有毛刺没有影响
  • D. 异步复位信号不需要同步到对应的时钟域上
4. 1个16K x 8位的存储器，其地址线和数据线总和是( )
  • A. 48
  • B. 46
  • C. 17
  • D. 22
5. 下列关于多bit数据跨时钟域的处理思路，错误的是( )
  • A. 发送方给出数据，发送方给出握手请求，接收方收到后回复，发送方撤销数据；
  • B. 发送方给出数据，接收方用本地时钟同步两拍再使用；
  • C. 发送方把数据写到异步fifo，接收方从异步fifo里读出；
  • D. 对于连续变化的信号，发送方转为格雷码发送，接收方收到后再转为二进制。
6. 用于下载编程软件/调试物理FPGA器件的通信技术名称是什么？( )
  • A. HDMI
  • B. USB
  • C. JTAG
  • D. JPEG
最低0.47元/天 解锁文章
加菲~
关注
专栏目录
大疆FPGA/芯片开发工程师（B卷）笔试题（含详解）
Mr.翟的博客
08-19 7379
大疆芯片开发岗B卷 文章目录一、单选题二、多选题三、填空题四、问答题 一、单选题 1.在UVM和SystemVerilog的基础知识中，描述错误的是（B）   A、如果某个操作消耗仿真时间，那么这个操作不能定义在function中。   B、当仿真命令行中出现+UVM_VERBOSITY=MEDIUM时`uvm_info(“exam”,“DJI”,UVM_LOW)对应的message不会被打印出来   C、build_phase用于创建component而且是top down执行的。   D、sequenc
大疆FPGA/芯片开发工程师（A卷、B卷）笔试题详解
Mr.翟的博客
02-02 5309
大疆芯片开发岗A卷 文章目录一、单选题 / 多选题 **说明：答案仅供参考，个别可能存在错误。** 一、单选题 / 多选题 1.（单选）关于流水线设计的理解，错误的是C   A、流水线可以提高系统并行度   B、流水线设计的思想，是使用面积换取速度   C、流水线设计会导致原有通路延时降低   D、关键路径中抓入流水线，值号提高系统对钟频率 解析：（流水线消耗了更多的寄存器资源（时序资源），提高了并行度；流水线会降低系统时钟周期，增加系统的时钟频率；使用面积换取速度；但也导致了原有的数据通路的延时增加） 2
【深圳】大疆创新 - 测试/测试开发工程师 - 自动驾驶方向
LyraWang0326的博客
03-04 7310
【我们是谁】 深圳市大疆创新科技有限公司成立于 2006 年，如今已发展成为空间智能时代的技术、影像和教育方案引领者。成立以来，大疆创新的业务从无人机系统拓展至多元化产品体系，在无人机、手持影像系统、机器人教育、智能驾驶等多个领域成为全球领先的品牌，以一流的技术产品重新定义了 “中国制造” 的内涵，并在更多前沿领域不断革新产品与解决方案。 【业务背景】 大疆不愿止步于无人机行业的领军者，基于过往在无人机硬件、软件、算法等领域的技术积累，我们在积极探索空间智能更多的可能性，2022 年是大疆做智能驾驶.
【2025】整理最全-大疆嵌入式工程师笔试试题（以及超详细知识点详解）
最新发布
2402_85832781的博客
08-07 4024
【2025】整理最全-大疆嵌入式工程师笔试试题（以及超详细知识点详解）
数字 IC 设计、FPGA 设计秋招笔试题目、答案、解析（3）2022 大疆创新数字芯片 B 卷
新芯设计的博客
09-15 2359
最近收到诸多粉丝的来信，要求出一版《数字 IC 设计、FPGA 设计秋招笔试题精讲》，于是，通过几天几夜的加班加点，终于出了这一版《2022 紫光展锐秋招笔试题目、答案、解析》，以后每隔 7 天就会出好几套卷，助各位数字 IC 设计者斩获大厂的高薪 Offer！！！...
AXI中的传输类型——图文解释（Burst / Outstanding / Out-of-order 等）
热门推荐
Mr.翟的博客
01-08 3万+
文章目录一、Burst Transfer二、Outstanding Transfer三、Out-of-order Transfer四、Interleaving Transfer五、Narrow Transfer六、Unaligned Transfer 一、Burst Transfer   AXI burst读操作：master只需要发送burst的起始地址，slave会根据burst的起始地址与burst场地自动进行地址计算，将对应的数据与响应发送到master侧。        AXI burst写操作中
SoC设计——外设篇——uart控制器
知识，既贵，又便宜。
07-05 2018
uart协议
system verilog编程题_验证&system verilog笔试题
weixin_42196279的博客
12-31 876
进程与线程1、system verilog中，进程之间的同步不可以采用(Semaphore)，可以采用(Event, Mailbox, Fork/join).解析：Semaphore是一种线程仲裁结构，不能用关于内部事件同步。测试点与测试用例1、测试用例是用来覆盖测试点的，一个用例只能覆盖一个测试点(错误)。解析：用例和测试点不是一一对应的。一个用例可以用来覆盖多个测试点。一个测试点有时候也需要多...
2022校招 大疆创新-数字芯片开发工程师A卷 (持续更新...)
weixin_43757476的博客
08-11 1885
写在最前面 答案只是自己查阅资料后所写，不一定正确，欢迎大家留言讨论 文章目录5. 以下是对Cache-主存-辅存三级存储系统中各级存储器的作用，速度，容量的描述，其中完成正确的是() 5. 以下是对Cache-主存-辅存三级存储系统中各级存储器的作用，速度，容量的描述，其中完成正确的是() A. 主存用于存放CPU正在执行的程序，速度慢，容量极大 B. Cache用于存放CPU当前访问频繁的程序和数据，速度快，容量小 C. 辅存用于存放需要联机保存但暂不执行的程序和数据，速度快，容量极大 D.
【数字IC前端笔试真题精刷（2022.8.14）】大疆——数字芯片开发工程师B卷
努力，加油每一天鸭~
05-09 1185
【数字IC前端笔试真题精刷（2022.8.14）】大疆——数字芯片开发工程师B卷
2020华为海思校招芯片岗笔试
gemengxia的博客
09-03 1万+
表示任意两位无符号十进制数需要（7）位二进制数。 9 为最高的十进制号码 99 = 1100011 二进制 故任意两位无符号的十进制需要7位二进制数！ 时间尺度定义为timescale 10ns/100ps，选择正确答案(b) a. 时间精度10ns b. 时间精度100ps c. 时间单位100ps d. 时间精度不确定 解析：10ns为时间单位，100ps为时间精度。 时间单位主要用在timescale定义之后的代码中，直至遇到另一个timescale指令或`resetall指令为止，用来表示v..
华为2019数字芯片岗笔试解析二（单选第二部分）
weixin_44511423的博客
12-04 7789
首发来自微信公众号：数字芯片设计11.多bit总线信号可以通过格雷码转换进行异步处理，例如：8bit的数据总线进行格雷码转换，然后通过双触发器法实现异步处理（）【A】正确【B】错误解析；...
Memory的可测试性设计Mbist
xiaozhujulia的专栏
05-22 5934
随着半导体工艺尺寸不断缩小，IC设计的规模越来越大，高度复杂的IC产品正面临着高可靠性、高质量、低成本以及更短的产品上市周期等日益严峻的挑战。一方面随着半导体工艺尺寸的缩小，嵌入式存储器可能存在的缺陷类型越来越多；另一方面，随着IC产品的复杂度的提高，ROM、RAM、EEPROM在IC产品中的比重越来越大。 嵌入式存储器的可测试设计技术包括直接测试、用嵌入式CPU进行测试和内建自测试技术(
deglitch 技术_面向前端设计的DFT基础介绍（一）——MBIST存储器内建自测试-阿里云开发者社区...
weixin_36480423的博客
12-23 4285
前言——芯片由MPW试产进入量产阶段的时候，DFT可测性设计是前后端设计者都无法绕过的必修课。DFT的设计，既属于芯片功能设计的范畴，又对后端的设计流程有显性的影响。前端设计者需要理解：DFT可测性设计都做些什么？是如何实现存储器、IO和逻辑的测试的？DFT系统是如何搭建的？DFT的IP如何与我的RTL设计配合？后端设计者则需要理解：DFT的IP对面积和时序有怎样的影响？DFT mode的时钟树如...
集成电路可测性设计DFT技术入门概论--MBIST技术报告
weixin_42672920的博客
06-06 4204
集成电路DFT技术入门概论–MBIST技术报告 1 技术发展背景 2 国内外研究发展现状 2.1 国外研究发展现状 2.2 中国国内研究发展现状 3 基本MBIST算法 4 存储器的故障类型分类及相应测试方法 1 技术发展背景 理想的测试追求测试成本低、故障覆盖率高。测试的主要目的其一是协助工艺厂商提升芯片良率，其二是为了在产品交付给客户之前剔除缺陷芯片。衡量芯片良率的重要指标称为缺陷级别（ Defect Level ），它通过一个重要参数来表征——每百万缺陷数（Defect Per Mill
【转】MBIST总结
lijiuyangzilsc的专栏
06-16 1万+
2. MBIST的插入阶段： 用工具插入Mbist时，我们既可以在RTL代码插入，也可以在netlist里面插入。目前，常见的做法是在netlist插入。但是，由于插入的Mbist逻辑是RTL代码，这样如果在netlist里面插入的话，我们还需要再进行一次综合。如果在RTL代码中直接插入Mbist，则只需要综合一次。为什么现在都推荐在netlist里面插入Mbist，而不是在RTL插入呢？ 回答1：综合通常是针对unit来做的，而布局布线通常针对partion，而mbist逻辑会涉及到很多个uni.
华为2020届逻辑笔试
gemengxia的博客
09-06 1万+
1、十进制46.25对应的二进制表达式为( )。 A 101110.11 B 101101.01 C 101110.1 D 101110.01 解析： 首先这个题目是由整数部分和小数不同共同组成的，整数部分的计算是最简单的，整数部分除以2得到的余数按照逆向顺序排列后就是整数部分转化为二进制后的结果，详细过程如下所示： 46转化为二进制的结果就是101110 小数部分的计算可能很多人记不清楚了，小数部分每次乘以2后得出的结果取其整数部分，直到小数部分为0或达到精度要求为止
关于“异步复位，同步复位，异步复位同步释放”的理解
up up up!
06-05 2万+
今天好好理一理异步复位，同步复位，以及亚稳态中的异步复位同步释放。 一般让复位信号低电平有效 异步复位：复位信号不受时钟的控制，只要复位信号有效，那么电路就会复位。对应的写法为： always @ （posedge clk or negedge rst_n） begin if (!rst_n) xxxx; else if (xx) begin ...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值