HDLBits verlog刷题-Finding bugs in code-04_Bugs addsubz

网站链接

HDLBITs_reading simulations
该部分

题目描述-Bugs addsubz

The following adder-subtractor with zero flag doesn’t work. Fix the bug(s).
简言之
一个 加减法器,
带有输出零标志 (如果输出out是零,标志信号result_is_zero=1)

Module Declaration
// synthesis verilog_input_version verilog_2001
module top_module ( 
    input do_sub,
    input [7:0] a,
    input [7:0] b,
    output reg [7:0] out,
    output reg result_is_zero
);

参考资料

代码部分

// synthesis verilog_input_version verilog_2001
/**************分析**********
	加减法器,
	零标志 (如果out是零,标志信号result_is_zero=1)
  1. do_sub=1   做减法
  	 do_sub=0   做加法
  2. out=0   result_is_zero=1
  
*************************/
module top_module ( 
    input do_sub,
    input [7:0] a,
    input [7:0] b,
    output reg [7:0] out,
    output reg result_is_zero
);//
/*********有bug***************************
    always @(*) begin
        case (do_sub)
          0: out = a+b;
          1: out = a-b;
        endcase

        if (~out)
            result_is_zero = 1;
    end
*******************************************/
    
/***************正确实现**************/
always @(*) begin
        case (do_sub)
          0: out = a+b;
          1: out = a-b;
        endcase

   		 if (!out)  //out为0满足if 条件
             //if (out==8’d0)
            result_is_zero = 1;
        else
            result_is_zero = 0;
    end

endmodule
  • 0
    点赞
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值