阅读一个axi_generator的代码，实现基于FPGA的packet generator

项目地址：https://github.com/kmakhno/axis_packet_generatoraxis_packet_generator

可能的实现

GitHub - surangamh/trafficgen: AXI-4 stream traffic generator with configurable word size

packet generator和traffic generator有什么区别，这个是traffic generator，直接能跑的仿真。

就是不太明白代码的具体内容是什么，能不能通用，后续可能得问一下师姐可不可行。

FPGA IP之AXI Traffic Generator_Advanced mode 2_读写流程_哔哩哔哩_bilibili

IP核的traffic generator，traffic本身也是一个个的数据包组成

一、任务目标

目前看来，情况是这样的，首先写一个AXI4-stream总线，然后用C写一个特定的数据包，或者去截取一个都可以，然后通过axi总线传输之后，在FPGA里面实现一个IDS或者IPS的规则匹配，匹配到包头或者啥啥之后，输出啥啥。

这个啥啥还需要再去调研一下P4交换机的规则。

晚些可以去看看IDS或者IPS那篇论文是怎么实现的。他把项目开源了。

论文网址：Achieving 100Gbps Intrusion Prevention on a Single Server | USENIX

论文项目地址：https://github.com/cmu-snap/pigasus
正好其实这篇论文也用到了一个packet generator用于测试，只是没有支持包触发等。感觉一般packet generator的作用在于生成数据包，形成一个测试环境。支持包触发效果应该是能够自动化的对包产生一些变化，然后能够更好的支持环境测试。

二、packet generator的作用

可以参见：E:\桌面文件\奇怪事情\挑战赛\packet generator的介绍

https://download.csdn.net/download/weixin_44357071/89310732

三、axis_packet_generator代码的结构和各个块的作用

3.1 直接复制粘贴代码到vivado报错

因为作者用的是system verilog写的，仿真代码都是.sv。直接粘贴到.v文件里面使用会有问题

直接导入.sv并 set as top

也能正确运行，缺点就是system verilog看不懂。

四、trafficgen 代码的结构和各个块的作用