03-cadence17.4 allegro class和subclass常用层介绍

cadence17.4 allegro class和subclass常用层介绍

1.allegro中class和subclass非常重要，充分理解后可以快速地找到对应的图层，并绘制和修改。（个人感觉类似PS或者CAD的图层概念）。
2.核心思想是将EDA中PCB的所有元素通过图层的概念来管理。每个元素都存在不同的图层当中，知其所用，得其所益。
3.绘图元素的类别称为类Class。类代表设计中所有可见项目的类型。每个类中图形的各个部分称为子类SubClass。每个类可以包含许多子类，包括用户定义的一些子类。用户可以通过显示和隐藏这个类别，来可视化自己的工程窗口。
4.这也是allegro的核心之一，注重规则。
5.以下常用的层已经加粗

1.STACK-UP(层叠)

1.Pin：焊盘图形中的引脚相关内容
2.Via：PCB和焊盘图形中通孔的内容
3.ETCH：导体蚀刻层，与设计层数相关，代表PCB各层的导体图形
4.DRC：设计中的错误报告显示
5.Anti-ETCH：与ETCH相对，与设计层数相关，常用作层面的分割
6.Boundary:边界，基本上没有图形

2. Areas（区域）

1.Route Keepin：允许布线区（经常用于outline内缩10mil，用来限制布线区域）
2.Route Keepout：禁止布线区（经常用于PCB封装时电感下方的区域内，不能布线）
3.Via Keepout：禁止放置Via区
4.Package Keepin：允许布局区
5.Package Keepout：禁止布局区（一些特殊要求的场合）

3. Geometry（几何图形）

电路板上的图形，注释，标记等内容放置层。

Board Geometry

1.Silkscreen-Bottom和Silkscreen-Top分别为Bottom层和Top层丝印，我习惯是在后期的丝印添加在此层
2.Design_Outline用于绘制PCB的外形（板框）
3.Soldermask_Bottom和Slodermask_Top用于设计在Bottom层和Top层添加阻焊窗，即添加不需要俗称绿油的区域。（可以手工添加阻焊层，有一定的自由度）

Package Geometry

1.ASSEMBLY-TOP和ASSEMBLY-BOTTOM是与装配相关的内容，表示的是零件的外形和方向。
2.PLACE-BOUND-TOP和PLACE-BOUND-BOTTOM表示的是零件在Top层和Bottom层各自占位大小，在同一层中如果两个零件的PLACE，BOUND区域有交叠将发生DRC错误。在3D显示时如果没有提交step文件，那么就会显示此地方的高度值。
3.PIN-NUMBER用于表示零件的引脚号的显示。
4.Soldermask_Bottom和Slodermask_Top用于设计在Bottom层和Top层添加阻焊窗，这个时在设计PCB焊盘封装时添加的，负片的，有图形的地方没有绿油。
5.Pastemask_Bottom和Pastemask_Top用于设计在Bottom层和Top层添加助焊窗，这个时在设计PCB焊盘封装时添加的，用于开钢网，这个是负片的，有图形的地方是需要开空的。
6.body_center，这个是封装的中心位置。
7.Silkscreen-Bottom和Silkscreen-Top分别为Bottom层和Top层丝印，对应封装。

4. Components（组件）

Refdes：元器件显示字符，对应到原理图对元器件定义的位号属性，里面包含了，装配的位号，和部件的位号。

5. Manufacturing（加工制造）

1.PHOTOPLOT-OUTLINE用于指示在生成Gerber文件时的指定区域，区域外的将不做输出
2.NCDRILLFIGURE用于指示设计中钻孔
3.Nclegend-1-6,这个时生成钻孔表时其所在的层。