FPGA 实验6: 计数器、ROM和DDS

最新推荐文章于 2023-11-27 23:49:44 发布
最新推荐文章于 2023-11-27 23:49:44 发布
阅读量215 收藏
点赞数
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_44957838/article/details/103109157
版权

计数器、ROM和DDS

实验1

实验代码

  1. BDF文件
    在这里插入图片描述
  2. verilog
    在这里插入图片描述

Signal Tap 检验

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

问题解答

  1. 请回答，你能得到的正弦波频率和计数器增量值的对应关系是什么？
    • 设输出正弦波频率为f1，电路系统时钟为 fsys， 计数器步进增量为 CNT
    • 请给出 f1 和 fsys 以及 CNT 关系的数学表达式

    答：f=(CNT/128)*fsys

  2. 请回答，你能得到的最低频率的正弦波是多少？
    答 ： 0.39MHz

实验2

实验代码

1.BDF文件
在这里插入图片描述
2.verilog代码
在这里插入图片描述

波形检测

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

解答问题

  1. 请回答，你能得到的正弦波频率和计数器增量值的对应关系是什么？
    • 设输出正弦波频率为f1，电路系统时钟为 fsys， 计数器步进增量为 CNT
    • 请给出 f1 和 fsys 以及 CNT 关系的数学表达式
    答：f = (CNT/2^2)fsys
  2. 请回答，在这种连接方式下，你能得到的最低频率的正弦波是多少？
    答： 0.097MHz
Bana.L
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
FPGA实验6：计数器、ROM和DDS
Sep_Young的博客
11-23 1392
设计直接数字频率合成（DDS） 要求： –用计数器生成地址、读取ROM数据 –理解二进制补码和无符号数 –修改计数增量值，观察波形变化，思考输出频率 和计数器增量值的关系。 原参考设计： 1、 例化的子模块代码// 带计数增量输入的计数器 // module cnt_incr( CLK , // clock INCR , // counter increase v
FPGA实验六——计数器、ROM和DDS
sinat_28930811的博客
12-03 528
计数器、ROM和DDS实验要求1： 用计数器生成地址、读取ROM数据 用SignalTap观察ROM的输出波形 理解二进制补码和无符号数 修改技术增量值，观察波形变化，实考输出频率和计数器增量值的关系
FPGA测试ROM程序
12-19
用于FPGA平台测试ROM的IP核的使用，ROM的IP核需要地址加一计数器来输入地址读取数据。
计数器、ROM和DDS
74138
05-24 509
module cnt_incr(  CLK   ,   // clock  INCR  ,   // counter increase value   CNTVAL);  // counter valueinput CLK;input  [7-1:0] INCR; //amplitudeoutput [7-1:0] CNTVAL;reg [7-1:0] CNTVAL;always @ (posed...
数电实验（六）—— 信号发生器
qq_45645521的博客
06-01 6629
本次实验不再做详细的基本步骤演示 关于一些基本步骤的演示，请参考我的Blog： 数电实验（四）——四位乘法器 数电实验（五）——ROM设计 实验六的任务： 1.配置宽度为8位的ROM，并在ROM中存储256个地址的正弦波数 2.用PLL生成100M时钟作为计数器计数脉冲，计数器输出作为地址读取ROM内容 3.将正弦波信号通过DA模块（AD9708）转换为模拟信号，通过示波器显示波形 附加题：利用控制开关控制波形切换，比如当拨动开关设置为0时，输出正弦波，当拨动开关置为1时，输入三角波。提示：可以用VHDL语
数电FPGA实验：实验一 基于FPGA的计数器设计 （基本任务：采用原理图法设计一个十进制计数器，完成波形功能仿真和时序仿真。拓展任务1：采用原理图法设计一个六进制计数器，完成波形功能仿真和时序仿真）
热门推荐
listboy的博客
12-07 2万+
实验一 基于FPGA的计数器设计 1. 实验目的： （1） 掌握QuartusⅡ软件的设计流程； （2） 学习原理图设计方法和波形仿真方法。 2. 实验任务： （1） 基本任务：采用原理图法设计一个十进制计数器，完成波形功能仿真和时序仿真。 （2） 拓展任务1：采用原理图法设计一个六进制计数器，完成波形功能仿真和时序仿真。 （3） 拓展任务2：通过编译、仿真等手段，在所提供的Lab1_mistake观察常见错误现象并记录。 3.实验步骤 基本任务： （1）新建工程（包括quartus的下载与使用，具体可以看
FPGA模块——DA转换模块（AD9708类）
最新发布
Treasureljc的博客
11-27 1876
给DA转换器一个时钟，这个时钟是对clk时序时钟的取反。由于DA也是上升沿锁存数据，这样就保证DA模块读到的数据都是稳定了的数据。这样只是为了保证系统的稳定。由于电路接了反相器，所以对应就不一样了。用软件生成各个对应的点。
DDS.zip_FPGA 正弦波_dds rom_dds 正弦波_fpga dds_三角波 FPGA
09-19
总的来说，这个"DDS.zip_FPGA 正弦波_dds rom_dds 正弦波_fpga dds_三角波 FPGA"项目展示了如何利用FPGA实现一个高效、灵活的DDS系统，包括正弦波、三角波和方波的生成，并通过ROM优化了信号的质量和实时性能。...
计数器，ROM和DDS
EyreG97的博客
05-20 668
一．新代码：1.带计数增量输入的计数器：module cnt_incr( CLK   ,   // clock INCR  ,   // counterincrease value  CNTVAL);  //counter valueinput CLK;input  [7-1:0] INCR;（增量由拨码开关决定，emmmmmm… …有点儿像循环步长）output [7-1:0] CNTVAL; ...
dds.rar_FPGA实现正弦波_dds vhdl_dds函数发生器_fpga lmp_rom_fpga输出正弦波
09-22
在FPGA实现DDS时，需要注意的是，由于FPGA资源有限，LUT ROM的大小和相位累加器的位宽需要根据实际需求和FPGA的容量进行权衡。同时，为了获得更高的频率稳定性和精度，可以选择使用PLL（Phase-Locked Loop）来提供...
基于FPGA设计的 AD9708 +AD9280 ADDA转换测试Verilog逻辑源码Quartus工程文件+文档说明.zip
04-13
基于FPGA设计的 AD9708 +AD9280 ADDA转换测试Verilog逻辑源码Quartus工程文件+文档说明，DA芯片选用AD公司推出的AD9708，AD芯片选用AD9280，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。 module top( input clk, input rst_n, //adc input[7:0] ad9280_data, output ad9280_clk, //dac output[7:0] ad9708_data, output ad9708_clk, //vga output output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b //vga blue ); wire video_clk; wire video_hs; wire video_vs; wire video_de; wire[7:0] video_r; wire[7:0] video_g; wire[7:0] video_b; wire grid_hs; wire grid_vs; wire grid_de; wire[7:0] grid_r; wire[7:0] grid_g; wire[7:0] grid_b; wire wave0_hs; wire wave0_vs; wire wave0_de; wire[7:0] wave0_r; wire[7:0] wave0_g; wire[7:0] wave0_b; wire adc_clk; wire adc0_buf_wr; wire[10:0] adc0_buf_addr; wire[7:0] adc0_buf_data; wire dac_clk; wire[7:0] dac_data; reg[8:0] rom_addr; assign vga_out_hs = wave0_hs; assign vga_out_vs = wave0_vs; assign vga_out_r = wave0_r[7:3]; //discard low bit data assign vga_out_g
高速双路DAC AD9708 FPGA读写实验 Verilog设计源码Quartus工程文件.zip
03-15
高速双路DAC AD9708 FPGA读写实验 Verilog设计源码Quartus工程文件，DAC芯片选用AD9708，FPGA型号Cyclone4E系列中的EP4CE10F17C8，Quartus版本18.0。 module hs_dual_da( input sys_clk , //系统时钟 input sys_rst_n , //系统复位，低电平有效 //DA芯片接口 output da_clk , //DA(AD9708)驱动时钟,最大支持125Mhz时钟 output [9:0] da_data , //输出给DA的数据 //DA芯片接口 output da_clk1 , //DA(AD9708)驱动时钟,最大支持125Mhz时钟 output [9:0] da_data1 //输出给DA的数据 ); //wire define wire [9:0] rd_addr; //ROM读地址 wire [9:0] rd_data; //ROM读出的数据 //***************************************************** //** main code //***************************************************** //assign ad_clk2 = ad_clk ; assign da_clk1 = da_clk; assign da_data1 = da_data; pll u_pll( .inclk0 (sys_clk), .c0 (clk)); //DA数据发送 da_wave_send u_da_wave_send( .clk (clk), .rst_n (sys_rst_n), .rd_data (rd_data), .rd_addr (rd_addr), .da_clk (da_clk), .da_data (da_data) ); //ROM存储波形 rom_1024x10b u_rom_1024x10b( .address (rd_addr), .clock (clk), .q (rd_data) ); endmodule
AD(AD9280)和DA(AD9708) FPGA读写Verilog设计源码Quartus工程文件.zip
03-15
AD(AD9280)和DA(AD9708) FPGA读写Verilog设计源码Quartus工程文件，AD芯片选用AD9280，DA芯片选用AD9708，,FPGA型号Cyclone4E系列中的EP4CE10F17C8，Quartus版本18.0。 module hs_ad_da( input sys_clk , //系统时钟 input sys_rst_n , //系统复位，低电平有效 //DA芯片接口 output da_clk , //DA(AD9708)驱动时钟,最大支持125Mhz时钟 output [7:0] da_data , //输出给DA的数据 //AD芯片接口 input [7:0] ad_data , //AD输入数据 //模拟输入电压超出量程标志(本次试验未用到) input ad_otr , //0:在量程范围 1:超出量程 output ad_clk //AD(AD9280)驱动时钟,最大支持32Mhz时钟 ); //wire define wire [7:0] rd_addr; //ROM读地址 wire [7:0] rd_data; //ROM读出的数据 //***************************************************** //** main code //***************************************************** //DA数据发送 da_wave_send u_da_wave_send( .clk (sys_clk), .rst_n (sys_rst_n), .rd_data (rd_data), .rd_addr (rd_addr), .da_clk (da_clk), .da_data (da_data) ); //ROM存储波形 rom_256x8b u_rom_256x8b( .address (rd_addr), .clock (sys_clk), .q (rd_data) ); //AD数据接收 ad_wave_rec u_ad_wave_rec( .clk (sys_clk), .rst_n (sys_rst_n), .ad_data (ad_data), .ad_otr (ad_otr), .ad_clk (ad_clk) ); endmodule
数电实验（五）——ROM设计
qq_45645521的博客
05-25 7386
实验要求： 配置宽度为８位的ROM，并在ROM中存储２５６个地址的正弦波数，利用系统时钟作为计数器计数脉冲，计数器输出作为地址读取ROM内容，将读取的数据通过FPGA查看 实验步骤： 1.打开Quartus,如图所示，创建一个新的工程文件 更改存储路径以及给工程命名 点击next; 继续next; 根据自己的开发板选择芯片型号，笔者用的是EP3C6F484C6，所以选择该芯片的型号，然后next; 继续next; 点finish;即完成一个工程文件的创建 2.编写相关的程序；主要分为三个部分
基于FPGA的数字电子钟的设计与实现
m0_51203082的博客
12-20 2万+
一、基本功能设计与思路 基本功能：能实现秒、分钟、小时的计数，计数结果清晰稳定的显示在 6 位数码管上。 1、动态显示模块 该模块主要功能是通过数码管的动态扫描实现 6 位数码管显示计数结果，本模块由扫描模块 scan_cnt6，位选控制模块 dig_select，数据选择控制模块 seg_select 以及译码模块 decoder 构成 扫描模块 scan_cnt6......
FPGA基础实验：用计数器读取ROM数据产生信号波形（直接数字频率合成DDS）
sinat_29862967的博客
12-10 5221
FPGA基础实验：用计数器生成地址、读取ROM数据产生信号波形（直接数字频率合成DDS）一、带可变增量的计数器 对于计数器的设计参考前面几个实验的设计思路。在本实验中，主要是通过计数器以不同的增量进行计数，用来读取ROM中以计数值为地址对应的存储数据。另外，对本计数器添加了能通过输入来控制计数增量的设计。电路例化程序如下： ////////// 带计数增量输入的计数器 ////////////
FPGA模N计数器的实现
weixin_30950607的博客
08-10 1576
module ModuloN_Cntr(Clock, Clear, Q, QBAR); parameter NBITS = 2, UPTO = 3;//计数器位数以及模数 input Clock, Clear; output [NBITS-1:0]Q, QBAR; reg [NBITS-1:0]Counter; always @(posedge Clock) if(Cl...
FPGA实验三
daijingxin的博客
09-25 1505
实验一：项目创建、编译和下载 1.使用一个拨码开关控制所有的LED灯亮灭。 实验效果： bdf图： 引脚对应关系图; 实验二：译码器实验 1.放置2个2-4译码器模块，则总共有2组SW， 每组2个，2组LED，每组4个，每组SW分别控 制其对应的LED组。 bdf图： 实验效果： 引脚配置： 2.参考代码，设计一个3-8译码器，完成类似的拨码开关实验。注...
FPGA入门实验
situheyu的博客
11-19 3610
实验一 用1个拨码开关控制所有的LED灯亮灭画原理图： 定义管脚： 结果图： 实验二 **1、放置2个2-4译码器模块，则总共有2组SW，每组2个，2组LED，每组4个，每组SW分别控制其对应的LED组。 •2、参照代码，设计一个3-8译码器，完成类似的拨码开关实验。注意代码中的信号宽度设定。 •3、自行查阅手册中的7段译码器管脚对应关系，用4个拨码开关控制一个7段译码器的数字
大西瓜FPGA教程：按键计数器与单元详解
此外，教程中还涵盖了其他FPGA设计的基础和进阶实验，包括分频器、计数器、触发器、编码器、译码器、移位寄存器、多路选择器、串行加法器、ALU（算术逻辑单元）等数字逻辑电路，以及PLL（锁相环）、ROM、FIFO、RAM和...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值