全面了解DFT技术：如何测试一颗芯片

最新推荐文章于 2024-05-29 17:27:53 发布
最新推荐文章于 2024-05-29 17:27:53 发布
阅读量1.2k 收藏 24
点赞数 31
分类专栏： 数字IC 文章标签： ic 量产 DFT
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45264425/article/details/135000249
版权
本文深入探讨DFT（Design For Testability）技术，解释了DFT在芯片测试中的作用，包括测试阶段、DFT策略、测试评价标准如Fault Coverage，以及SOC的DFT实施，如DC测试、基于SCAN的测试、BIST和Boundary Scan等。此外，还介绍了DFT在IC设计流程中的位置和具体实施步骤。
摘要由CSDN通过智能技术生成

Perface

Hi！这是一篇关于DFT普适性的文章，尝试去站在理论的角度，去看一下DFT技术是如何测试一颗芯片。

学习内容的图片来自于油管上的一个视频，是一个做培训的，访问评论区的网站已经失效了，在这里感激视频作者分享的视频。

算是一篇简单的学习笔记，可能东西讲述不甚清晰，极其粗泛。

但是我想呈现给你的是学习DFT：一个完整的，成体系的学习路线，学习框架。

你需要的是能自主查询资料，潜心学习，搞懂文章的每个知识点，那么根据这篇文章，你就能输出十篇、二十篇有价值的系列笔记。

自主找资料去解决的疑惑真的会比别人直接告诉你结果来的更加有映像。

概览篇

大纲

  • 芯片生产过程所引入的问题
  • 什么是DFT?为什么要做DFT?
  • 测试结果的评价
  • SOC的DFT策略以及全芯片测试的内容
  • DFT在整个IC设计中的位置
  • DFT的流程以及每步做的事情

芯片生产过程中引入的问题

了解本专栏 订阅专栏 解锁全文 超级会员免费看
TrustZone_Hcoco
关注
  • 31
    点赞
  • 踩
  • 24
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
订阅专栏
DFT学习(一)：DFT概述和ATE概述
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
08-08 1380
DFT(Design for Test)，即可测性设计一切为了芯片流片后测试所加入的逻辑设计，都叫DFT。DFT只是为了测试芯片制造过程中有没有缺陷，而不是用来验证芯片功能的。芯片功能的完善应该应该是在芯片开发过程用先进验证方法学去做的。芯片制造过程相当复杂，工艺缺陷难免会存在，DFT的目的就是从制造完成的芯片里挑出有缺陷的芯片，以免有缺陷的芯片到了客户于上，造成更大的经济和时间损失。我们讨论并介绍了 ATPG，它消除了我们在大型电路中生成test pattern的痛苦。
借助 DFT 技术缩短 AI 芯片上市时间
07-07
AI 芯片的上市时间目标十分紧张。采用本文所述的技术，设计人员可以大幅缩短 DFT 和芯片调通的时间。领先的 AI 半导体公司已经利用 Tessent DFT 工具取得成功。
【DFT】DFT入门介绍
xuhe0206的博客
01-12 7090
DFT全称可测试性技术（DesignFor Test），是一种专为测试的集成电路设计。
01、DFT-全面了解如何测试一颗芯片
ciscomonkey的博客
10-06 4993
文章目录0、引言01、为什么要做DFT2、scan的过程 0、引言 本博客是记录DFT的学习实验笔记，这个系列的outline如下图所示。本节的任务是：知道什么是DFT，以及DFT都做了什么？ 01、为什么要做DFT 芯片生产过程中导致的物理缺陷 测试质量的评价并不是生产出来的坏的芯片占总芯片的百分比，而是指已经经过DFT后，对其测试过后，丢掉坏的芯片，还剩下的坏的芯片占总芯片的百分比。 一些常见的fault 2、scan的过程 AD HOC DFT的概念还是有遇到的，就是说
DFT - 对芯片测试的理解（一） 初识
WilliamWang的博客
04-06 1万+
# DFT ## 为什么要做DFT 芯片生产过程中，导致的物理缺陷。 > DFT用来测试芯片质量，看是否在生产过程中，因为物理制造过程，导致芯片损坏的问题。即不是检查芯片的功能是否正常，只检查芯片的内部连线等等，是否都正确连接到。 > 以前想的是，可以直接设计一个功能测试脚本程序，如果脚本程序运行结果正确，同样可以检查出芯片是否完好。这样做的好处是，不用再在芯片内部插入DFT，简化设计，并且减少MUX等逻辑资源。
DFT - 对芯片测试的理解（二） 详解
WilliamWang的博客
04-06 9248
Tool自动插DFT point，会把DFF 变成 scan-FF ，但组合逻辑深处，Tool就做不到了，因此有 DPPM（测试良率）和coverage（覆盖率）来评价DFT的质量。当Tool进行DFT后，如果coverage不够的话，就要手动插入 测试点，即 UDTP（user defined test point），它们用于增加DFT的coverage，在组合逻辑深度插入测试点。因此，采用“改造”原本芯片中就存在的DFF，增加MUX选择的方式，来增加测试点，实现观测芯片内部关键点的功能。
DFT设计 与 芯片测试 ；Scan Chain； DC里的DFT的扫描链设计； 存在异步复位触发器时的扫描链设计；Scan-In Scan-Out
Jie_MSD的博客
07-10 1万+
DFT（Design for Testability ）该设计有助于提高可测试性，从而促进制造过程中的测试和调试，提高了芯片的可测试性和可靠性。没有一个制造过程是完美的，所以生成出的所有的芯片不是都能正常工作，因此，进行测试（例如DFT）是非常重要的，以确保只有功能正常的芯片被送出去用于后续的封装和应用。对于任何芯片设计，都会存在一定的失效率（Yield）。
DFT-scan
JayKe
03-17 2773
前言 通俗来讲，制造过程中由于粉尘颗粒，工艺偏差等因素，难免会引入制造缺陷，导致晶体管短路或断路，然后不能正常工作。DFT技术其实就是把DFT逻辑加入到芯片设计中，然后等芯片制造回来，通过事先加入的DFT逻辑对芯片进行体检，挑出体格健壮的芯片，保证送到客户手上的芯片是没有故障的。 DFT指的是在芯片原始设计中阶段即插入各种用于提高芯片可测试性（包括可控制性和可观测性）的硬件逻辑，通过这部分逻辑，生成测试向量，达到测试大规模芯片的目的。 测试与验证的区别 验证（Verification）的目的是检查设计中的
在线测试中的DFT：何时应该考虑测试.zip-综合文档
05-19
这篇压缩包文件“在线测试中的DFT：何时应该考虑测试.zip”包含了一份详细探讨DFT在在线测试中应用的PDF文档，旨在帮助工程师了解何时以及如何在设计流程中考虑DFT策略。 DFT的重要性在于它可以显著提高测试效率和...
DFT是什么？
EDA技术学习
03-21 3352
DFT检测中的DFT，全称是Design For Testability，即可测试性技术。这是一种专为测试的集成电路设计，主要目的是在集成电路设计过程中考虑测试的可行性和效率，以便在制造过程中进行高质量的测试。DFT测试原理主要包括测试点的插入、测试向量的生成、测试序列的应用和故障模型的设计。测试点的插入是指在电路设计中合理地放置一定数量的测试点，以便在测试过程中能够对电路进行全面的覆盖。这需要根据电路结构和设计要求来确定，以尽可能地提高测试的覆盖率和效率。
DFT学习笔记（一）|DFT是什么？
最新发布
qq_28455081的博客
05-29 3425
DFT是Design For Test的缩写。指在芯片设计过程中引入测试逻辑，并利用这部分测试逻辑完成测试向量的自动生产，从而达到快速有效的芯片测试的目的。DFT分功能测试和制造测试，功能测试主要寻找设计上可能存在的错误，用来验证电路中的逻辑行为；制造测试用于寻找在制造过程中可能存在的制造缺陷（开路、短路等）。DFT是为了使制造测试尽可能简单，覆盖率尽可能高，而在电路中加入一些特殊逻辑的设计方法。
芯片设计中，DFT岗位是什么体验？
weixin_52955333的博客
08-30 852
提到DFT， 大部分人想到的应该是离散傅里叶变换（Discrete Fourier Transform，缩写为DFT），笔者大学被信号与系统这门课虐的不轻。但是在IC界，DFT的全称是 Design For Test。指的是在芯片原始设计中阶段即插入各种用于提高芯片可测试性（包括可控制性和可观测性）的硬件逻辑，通过这部分逻辑，生成测试向量，达到测试大规模芯片的目的。Design–实现特定的辅助性设计，但要增加一定的硬件开销。
DFT简单介绍以及CP和FT测试介绍
笨蛋大乌龟的博客
03-18 6141
相信很多ICer在Light芯片的过程中无论前端还是后端都听过DFT设计测试，DFT全称Desigh for Test（即可靠性设计），众所周知，测试的目的是为了保证芯片成品的质量以及功能逻辑的可靠性的必须措施，在十年前，芯片的测试还多为板级仿真波形测试，即使用示波器等硬件设备去勘测芯片的逻辑功能是否正常，但是随着芯片复杂性的提升以及逻辑数目的增加，基础的板级测试已经不能保证整体的覆盖率和最后的良率了，芯片测试也逐渐覆盖到设计制造的全流程当中。CP Pass 才会去封装，然后FT，确保封装后也Pass。
芯片测试缺陷分类和DFT常用方法
cy413026的博客
06-05 2万+
目录 0.Soc涉及的测试问题 1.SOC的全面测试--测试顺序看哪部分的失败几率大 2.DFT要测的内容 或者说缺陷分类 (a).Stuck At (b).Transition (c).Path Delay (d).Bridge Test (e).IDDQ 3.DFT测试手段 1. 边界扫描测试：Boundary Scan Test: 2. 内建自测试BIST: 3. ...
MBIST DFT测试概念
bandao6867的博客
11-27 1万+
参考博文：https://blog.csdn.net/fengxiaocheng/article/details/80904573 和 https://blog.csdn.net/u011729865/article/details/52756474 三种基本的测试（概念来自参考文档）： 1. 边界扫描测试；boundary scan test。测试目标是IO-PAD，利用jtag接...
DFT测试-OCC电路介绍
NBA_kobe_24的博客
04-28 8308
DFT测试-OCC电路介绍 SCAN技术，也就是ATPG技术-- 测试std-logic, 主要实现工具是：产生ATPG使用Mentor的 TestKompress和synopsys TetraMAX；插入scan chain主要使用synopsys 的DFT compiler。通常，我们所说的DCSCAN就是normal scan test 即慢速测试，测试频率是10M-30M ,AC SCAN...
DFT，可测试性设计--概念理解
热门推荐
学而不思则罔，思而不学则殆
10-08 4万+
工程会接触DFT。需要了解DFT知识，但不需要深入。三种基本的测试（概念来自参考文档）： 1. 边界扫描测试；boundary scan test。测试目标是IO-PAD，利用jtag接口互连以方便测试。（jtag接口，实现不同芯片之间的互连。这样可以形成整个系统的可测试性设计。） 2. 内建自测试BIST；（个人理解：模拟IP的关键功能，可以开发BIST设计。一般情况，BIST造成系统复杂度大
DFT技术详解：扫描测试、BIST与IDDQ
扫描测试是一种DFT技术，它通过将电路中的寄存器转换为可控制和可观察的移位寄存器，形成扫描链，使得测试向量可以通过扫描链加载到电路中，便于测试和故障检测。这种方法允许在生产测试期间更容易地注入和检查故障...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

TrustZone_Hcoco

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值