cadence会议学习_20200416

一、多机多核技术
仿真的三个阶段：单机单CPU核；单机多CPU核；多机多CPU核；
synopsys的vcs和cadence的仿真器都支持多核运行，只需要增加相应的编译选项即可。
多机多核的的本质是将应用并行化，从单任务到多任务；资源集群化，从单机到集群。其好处是显而易见的，大大缩短仿真时间。但在具体使用时有以下问题：设计较大时，编译时间长，当使用多核技术对文件分块编译，其编译时间无法缩短，甚至可能加长，此部分收益不明显；本质上是拿资源换时间，需要更多的服务期资源支持；由于是多核，对testcase有要求，适合并行激励，效率高，节约时间长，收益大。
二、对验证来说，投片的标准是什么？
ARM：整个设计和验资遵循一套极为完整的流程，每一步骤都不能省略，每一步骤都按照signoff的标准，设置准入和准出条件。对于module，都要做format验证，确保所有流程走完即可tapeout。
海思：从module开始，都设定signoff标准。再从UT，IT，ST都设立严格标准。一旦在下一层发现bug，则采用回溯机制，一层层追到最源头。然后进行原因分析，建立预防机制，并记录在案例集或者系统，对所有人进行推广。
other：进行完最后的DC或者PR仿真后，进行多轮review，针对前期问题和可能存在的风险，用人力和时间去堆，直到bug收敛。
只有在module验证时进行完备性验证，才有可能在集成