onsemi——现代电力电子器件的基于物理、可扩展SPICE建模方法

来源

Physically Based, Scalable SPICE Modeling Methodologies for Modern Power Electronic Devices（Publication Order Number: TND6260/D）

摘要

高效的电力电子设计依赖于准确且具有预测性的SPICE模型的可用性。本文提出了针对功率电子半导体的新型物理和可扩展的SPICE模型，包括宽禁带器件。这些模型基于工艺和布局参数，通过在SPICE、物理设计和工艺技术之间建立直接联系，实现设计优化。这些模型在技术开发过程中被用作关键设计组件，并用于新产品的推广。

引言

现代电力电子领域涵盖了各种类型的半导体器件，每种器件在设计空间中都有其独特的优势和折中。这些器件包括沟槽IGBT、超级结MOSFET、沟槽MOSFET、氮化镓HEMT、碳化硅MOSFET和碳化硅二极管。为了充分发挥这些器件的各种优势，高效的功率模块设计取决于准确且具有预测性的SPICE模型的可用性。在传统的行业反应式建模方法中，器件首先通过耗时的TCAD（技术计算机辅助设计）和制造周期的组合来进行设计和制造。一旦器件设计定型并通过验证，就会从测量的特性中抽取SPICE模型，随后供应用仿真使用。一个对工艺参数和布局扰动敏感的物理SPICE模型打破了反应式的循环，使仿真成为器件设计过程中的关键环节[1-3]。这类物理模型通过在TCAD、电路设计和制造之间架起桥梁，刺激了周期时间的缩短。电路设计者可以在工艺开发初期阶段通过仿真评估技术，而不是通过制造迭代。

（这意味着，物理SPICE模型能够将仿真整合进器件的设计流程中，从而在技术开发的早期阶段就能对器件的性能进行评估和优化，避免了重复的制造尝试，大大节省了时间和成本。这种做法使得电路设计者能够在没有实物样品的情况下，基于模型预测的结果进行设计决策，提高了设计效率和成功率。）

历史上，电力半导体在SPICE层面的模型通常是基于简单的子电路或行为模型。简单的子电路模型往往过于基础，无法充分捕捉器件的所有性能，如电流-电压特性、电容-电压特性、瞬态响应和热行为。更先进的行为模型通常并不直接关联器件的布局和工艺参数。例如，在近期报道的关于碳化硅MOSFET的模型中[4-7]，通常使用基于SPICE Level 1的简单MOSFET模型来描述沟道，而使用固定线性电阻来表示明显非线性的类似JFET的漂移区域。此外，至关重要的C_GD电容是通过非物理的二极管网络、经验拟合函数或表格模型来描述的，如[8]中所述。这些模型既不是基于工艺和布局的，也没有明显的可扩展性。更物理化的模型在[9, 10]中有报道。然而，这些模型同样使用线性电阻来处理非线性的漂移区域，而且没有捕捉到C_GD中的耗尽区夹断效应。此外，[9]中的模型是用特定的仿真器语言实现的，这引发了在多种SPICE仿真平台间移植性的问题。上述引用仅限于碳化硅MOSFET模型。所有类型的电力半导体器件都存在类似的情况。本文通过首次提出物理化、可扩展且稳健的、与SPICE无关的模型，为多种电力半导体器件推进了技术前沿。虽然将详细讨论碳化硅MOSFET和沟槽IGBT的模型，但这些方法同样被应用于广泛的器件，包括超级结[1]、沟槽MOSFET[2]，最近还包括氮化镓HEMT器件。关于稳健的、与SPICE无关的模型生成的详细信息将在第六节中涵盖。

（这意味着，本文提出的模型不仅能够更准确地反映器件的真实物理行为，还具备高度的通用性和可移植性，能够适应不同的仿真环境，同时，由于模型的物理基础，使得它在不同尺寸和工艺条件下具有良好的可扩展性。这对于电力电子设计者来说，意味着在进行电路设计和优化时，可以拥有更精确的器件模型，从而提高设计的效率和器件性能的可靠性。）

SiC MOSFET 模型描述

图1展示了一个SiC MOSFET的横截面，而图2则显示了相应的SPICE子电路表示。

图1 SiC MOSFET 的横截面

沟道

沟道是由基于物理的bsim3v3模型描述的，该模型捕捉了所有相关的沟道物理特性[11]。特别是，它准确地捕捉了从亚阈值、弱反型到强反型区域的转换。所提取的迁移率参数U0取值在10至50 cm²/(V·s)的较低范围内，这典型地反映了碳化硅沟道的特点，证明了该模型对碳化硅MOSFET的适用性。模型中包含了灵活的温度建模，可以根据特定的碳化硅MOSFET行为进行调整。此外，广泛应用的bsim3v3模型相比行为模型具有优异的速度和收敛性特性。

（这段描述解释了bsim3v3模型是如何被用来精确描述碳化硅MOSFET沟道行为的。它能够准确地处理不同操作区域的过渡，并且能够反映碳化硅材料的特性，比如较低的迁移率。模型的灵活性还体现在能够调整以适应特定器件在不同温度下的行为。另外，bsim3v3模型在仿真速度和收敛性方面的优越表现，使其成为设计和分析碳化硅MOSFET时的优选模型。这表明，该模型不仅能够提供准确的物理描述，还能确保在电路仿真中的高效性和可靠性。）

图2 SiC MOSFET 子电路模型

Epi-JFET

pwells之间的epi区域通过标准SPICE JFET模型捕捉。先前推导出的JFET参数的解析模型[1]被修改，以适用于碳化硅MOSFET的JFET区域。类似于bsim3v3模型，SPICE JFET模型是普遍可用的，非常快速，并且具有优秀的收敛性质。捕捉漂移区域线性和非线性行为的JFET SPICE模型参数是电流增益因子β和阈值或夹断电压vto。这些参数被用于众所周知的JFET电流方程中，如三极管区域的方程(1)所示。

$${\mathrm{I}}_{\mathrm{D}}=\beta \cdot [2\cdot ({\mathrm{V}}_{\mathrm{GS}}-\mathrm{vto})-{\mathrm{V}}_{\mathrm{DS}}]\cdot {\mathrm{V}}_{\mathrm{DS}}\cdot (1+\lambda \cdot {\mathrm{V}}_{\mathrm{DS}})（方程1）$$

碳化硅MOSFET的JFET增益（β）和夹断（vto）参数的解析模型，已根据JFET耗尽宽度的标准方程，作为物理工艺和布局参数的函数被推导出来。找到耗尽宽度等于pwells之间一半宽度的点，vto参数如下所示

$$\mathrm{vto}=\varphi -{\left(\frac{{\mathrm{d}}_{\mathrm{pw}}}{2\cdot \alpha }\right)}^2（方程2）$$

其中d_pw是pwells之间的距离，也就是JFET区域。pwell和具有相关掺杂P_pw和N_jfet的JFET之间的内置势垒Φ由下式给出

$$\varphi ={\varphi }_{\mathrm{t}}\cdot \log \left[\frac{{\mathrm{N}}_{\mathrm{jfet}}\cdot {\mathrm{P}}_{\mathrm{pw}}}{{\mathrm{n}}_{\mathrm{i}}^2}\right]（方程3）$$

其中n_i是本征载流子浓度，φ_t是热电压。耗尽因子λ由下式给出

$$\alpha =\frac{\sqrt{2\cdot {\epsilon }_{\mathrm{SiC}}\cdot {\mathrm{P}}_{\mathrm{pw}}}}{\mathrm{q}\cdot {\mathrm{N}}_{\mathrm{jfet}}\cdot ({\mathrm{N}}_{\mathrm{jfet}}+{\mathrm{P}}_{\mathrm{pw}})}（方程4）$$

其中q是库仑电荷，ε_SiC是SiC的介电常数。

β参数的进一步推导给出为

$$\beta =\frac{2\cdot {\mathrm{H}}_{\mathrm{bayeff}}}{{\mathrm{X}}_{\mathrm{jpw}}\cdot \rho \cdot (-\mathrm{vto})}\cdot \left(\frac{{\mathrm{d}}_{\mathrm{pw}}}{2}-\alpha \cdot \sqrt{\varphi }\right)（方程5）$$

其中X_jpw是pwell的结深度。电阻率ρ作为迁移率μ的函数给出为

$$\rho =\frac{1}{\mathrm{q}\cdot {\mathrm{N}}_{\mathrm{jfet}}\cdot \mu }（方程6）$$

H_bayeff是栅控走线之间的有效距离，这将在接下来的可扩展性部分中推导。

JFET以外的扩展漂移区域通过R_drift建模，其参数化取决于epi和N⁺掺杂，以及根据单元间距CP的横截面积。

（这段描述详细介绍了如何利用标准SPICE JFET模型来描述碳化硅MOSFET中pwells之间的epi区域，包括如何根据物理参数和布局确定JFET的关键参数，如β和vto。此外，还提到了JFET区域之外的漂移区域如何通过R_drift进行建模，该模型参数化考虑了epi层和N⁺掺杂层的特性，以及与单元间距相关的横截面积。这展示了在构建碳化硅MOSFET模型时，如何细致地考虑器件内部的物理过程和布局参数。）

体二极管

碳化硅MOSFET，如同其他功率MOSFET一样，方便地在其P_pw层和N_epi层之间内建了一个结二极管，用于反向导通。众所周知，简单的SPICE二极管模型并不能捕捉反向恢复效应。在[13]中提出了一个带有反向恢复效应的物理二极管模型。在此项工作中，该模型被进一步扩展，以包含针对碳化硅MOSFET的具体布局可扩展性。在[14]中提出的这个二极管模型是所有安森美（onsemi）快速恢复二极管模型的基础。

（这段话说明了碳化硅MOSFET中内建的结二极管的重要性，尤其是在处理反向导通情况时。传统的SPICE二极管模型由于其简化假设，无法准确反映实际的反向恢复行为，这对于电力电子应用而言是一个关键的性能指标。因此，研究人员提出并扩展了一个物理模型，该模型不仅考虑了反向恢复特性，还特别针对碳化硅MOSFET的布局特点进行了优化。这个模型成为了安森美（onsemi）公司快速恢复二极管系列模型的基础，表明了其在工业界的应用价值和对器件性能改善的贡献。）

电容

在碳化硅MOSFET器件中，C_GD电容通过一个基于行为的MOS-电容来捕捉，该电容依赖于诸如栅氧化层厚度t_ox、d_pw和N_jfet等工艺和布局参数。由于JFET区域的掺杂通常被设计用来平衡电容和电流的非线性效应，所以测得的电容显示出多个与掺杂和几何相关的过渡区域。C_GD MOS电容的基本方程给出为

$${\mathrm{C}}_{\mathrm{GD}}=\frac{{\mathrm{C}}_{\mathrm{ox}}\cdot {\mathrm{C}}_{\mathrm{dep}}}{{\mathrm{C}}_{\mathrm{ox}}+{\mathrm{C}}_{\mathrm{dep}}}（方程7）$$

其中C_ox是直接由氧化层厚度t_ox决定的氧化层电容。此外，C_dep由下式给出

$${\mathrm{C}}_{\mathrm{dep}}=\frac{{\epsilon }_{\mathrm{SiC}}}{{\mathrm{W}}_{\mathrm{dep}}}（方程8）$$

其中耗尽宽度W_dep成为掺杂和JFET夹断条件的函数。耗尽区域是通过多个组成部分的求和获得的。前两个组成部分发生在JFET夹断之前，并且由于从表面到JFET区域的掺杂轮廓变化而变化。第一部分给出为

$${\mathrm{W}}_{dep1}={\left(\frac{2\cdot {\epsilon }_{\mathrm{SiC}}}{\mathrm{q}\cdot {\mathrm{N}}_{\mathrm{surf}}}\cdot \min ({\mathrm{V}}_{\mathrm{DG}}-{\mathrm{V}}_{\mathrm{FB}}),{\mathrm{V}}_{\mathrm{surf}})\right)}^{\mathrm{mjsurf}}（方程9）$$

其中V_FB是平带电压，N_surf是氧化层下方的掺杂，mjsurf和方程(10)中的mj是接近0.5的分级参数，Vsurf是掺杂轮廓转变为Njfet时的有效电压。第二部分给出为

$${\mathrm{W}}_{dep2}={\left(\frac{2\cdot {\epsilon }_{\mathrm{SiC}}}{\mathrm{q}\cdot {\mathrm{N}}_{\mathrm{surf}}}\cdot \min ({\mathrm{V}}_{\mathrm{DG}}-{\mathrm{V}}_{\mathrm{FB}}-{\mathrm{V}}_{\mathrm{surf}}),-\mathrm{vto})\right)}^{\mathrm{mj}}（方程10）$$

所有min和max函数都是通过平方根限制方程实现的，这提供了平稳的过渡，对于数据拟合和良好收敛是必要的。第三个耗尽代表了一旦JFET区域夹断，耗尽区域底部板的下降。实现了一个平滑的阶跃函数，引入了Wdep3，它直接与X_jpw相关，当V_DS = vto时。夹断后的额外W_dep然后由N_epi控制，并受epi区域厚度的限制。

CGS主要由bsim3v3沟道模型确定。此外，模型中还包含了N⁺和源极金属重叠的栅极多晶硅重叠的固定电容。C_DS电容则通过前面描述的体二极管结电容来获得。

（这一段详细描述了碳化硅MOSFET中CGD电容的建模方法，包括其依赖的物理参数和布局因素，以及如何通过不同组件的组合来捕捉电容的复杂行为。此外，还介绍了CGS和CDS电容的来源，包括沟道模型的贡献和体二极管结电容的作用，这为全面理解碳化硅MOSFET的电容特性提供了深入的视角。）

缩放

由于模型使用集中参数元件，我们需要从布局参数中推导出器件组成部分如bsim3v3、JFET、二极管和电容的有效宽度和倍增因子。首先，基于输入的布局参数计算活动区域的面积，如下所示：

$$\mathrm{AA}=({\mathrm{W}}_{\mathrm{chip}}-2\cdot {\mathrm{X}}_{\mathrm{edge}})\cdot ({\mathrm{H}}_{\mathrm{chip}}-2\cdot {\mathrm{Y}}_{\mathrm{edge}})-\mathrm{G}{\mathrm{P}}_{\mathrm{loss}}-\mathrm{G}{\mathrm{R}}_{\mathrm{loss}}-\mathrm{CN}{\mathrm{R}}_{\mathrm{loss}}（方程11）$$

其中W_chip是芯片宽度，H_chip是芯片高度，X_edge和Y_edge是从芯片边缘到活动区域的尺寸。GP_loss（栅极垫区域）、GR_loss（栅极走线区域）和CNR_loss（角区域）的方程没有在这里列出，但它们的推导是显而易见的。由于栅极垫的存在，并非所有栅指的高度都相同，因此推导出一个有效高度为：

$${\mathrm{H}}_{\mathrm{bayeff}}=\frac{\mathrm{AA}}{[({\mathrm{W}}_{\mathrm{chip}}-2\cdot {\mathrm{X}}_{\mathrm{edge}})\cdot 2\cdot (1+{\mathrm{N}}_{\mathrm{grunner}})]}（方程12）$$

其中N_grunner是内部栅极走线的数量，不包括侧边的走线。倍增因子由下式给出：

$$\mathrm{mult}=\frac{2\cdot ({\mathrm{W}}_{\mathrm{chip}}-2\cdot {\mathrm{X}}_{\mathrm{edge}})\cdot 2\cdot (1+{\mathrm{N}}_{\mathrm{grunner}})}{\mathrm{CP}}（方程13）$$

其中第一个2因子考虑了单元的对称性。

图3展示了一个典型的布局，其中芯片边缘、走线和栅极垫的非活动区域包含着与活动器件成一定比例关系的寄生电容和电阻。寄生参数与活动器件的比例关系程度是清晰可见的。模型为每个寄生元件包含了物理的、可扩展的组件。

（这段描述解释了如何从器件的布局参数中计算出活动区域的有效宽度和倍增因子，这对于模型的准确性和可扩展性至关重要。它还提到了模型如何处理芯片边缘、走线和栅极垫等非活动区域中的寄生参数，这些参数对器件的整体性能有着不可忽视的影响。模型通过包含物理的、可扩展的组件来精确地捕捉这些寄生效应，这保证了在不同尺寸和布局下的器件模型的一致性和准确性。）

图3 SiC MOSFET典型布局

其余

栅极多晶硅和金属走线的电阻随器件的工艺和布局参数可扩展。栅极多晶硅电阻由下式给出：

$${\mathrm{R}}_{\mathrm{poly}}={\rho }_{\mathrm{shpoly}}\cdot \frac{{\mathrm{H}}_{\mathrm{bayeff}}}{{\mathrm{L}}_{\mathrm{poly}}\cdot \frac{\mathrm{mult}}{2}\cdot \mathrm{rdist}}（方程14）$$

其中ρ_shpoly是栅极多晶硅的表电阻，r_dist是一个分布式拟合参数，通常范围在3左右。简单的SPICE tc1和tc2温度参数支持栅极电阻。

模型是完全电热耦合的，包括环境和自热效应，用于沟道和JFET区域，遵循[1, 12]中的方法。此外，二极管模型已经扩展以包括自热效应。器件的功率驱动进入一个热阻抗网络，以隐式方式在SPICE中求解结温T_j。实施了考尔（Cauer）网络，以便提供系统Z_TH网络的物理级联。

模型中包含了用于分立封装组件的寄生电感。

（这一段描述了模型中如何处理栅极多晶硅和金属走线电阻的可扩展性，以及如何通过物理参数和布局参数来计算这些电阻。模型还包含了电热耦合效应，确保了沟道和JFET区域的温度效应被准确地模拟，包括二极管的自加热效应。此外，模型还考虑了器件功率如何通过热阻抗网络影响结温，以及如何使用Cauer网络来实现系统热阻抗网络的级联。最后，模型中还包含了分立封装组件的寄生电感，这在电力电子设计中是至关重要的。所有这些细节共同构成了一个全面且精确的模型，能够准确反映器件在不同工作条件下的行为。）

SIC MOSFET模型验证

本文介绍了onsemi 1200 V SiC MOSFET技术的基准测试结果。

电流-电压（IV）

电流-电压关系的多个方面被调查。所有IV测试都在脉冲条件下进行，脉冲宽度为250微秒。运行脉冲瞬态仿真来模仿测试条件。电流在脉冲结束时采样，类似于测量过程。这确保了模拟和测量的结温T_j之间的一致性，这对于电力半导体模型的提取至关重要。图4展示了T = 25°C时的输出特性。可以实现输出电导的非常精确的建模。人们可以清楚地看到，在高栅极和漏极偏置下，电流开始压缩时JFET区域的影响。图5展示了T = 25°C时，V_DS = 0.1 V下的转移特性。在整个V_GS范围内实现了与电流和跨导的良好匹配，包括以前未报告的亚阈值区域的精确建模。

图4 T=25℃时SiC MOSFET输出电流

图5 V_DS=0.1 V，T=25°C时的SiC MOSFET转移电流

由于碳化硅MOSFET器件的稳健温度行为是技术采纳者的关键特征，因此对于电路设计而言，温度范围内器件性能的准确建模至关重要。图6显示了V_GS = 20 V时不同温度下的输出特性。图7显示了不同温度下V_DS = 0.1 V时的转移特性。图8绘制了I_D = 10 mA时随温度变化的阈值电压。图9绘制了随温度变化的R_DSon。与bsim3v3和JFET模型相关的温度参数，如KT1、UTE、UA1、AT、BTEE和VTTC被部署。最后，不同温度下的体二极管电流-电压特性在图10和图11中绘制。总体的温度结果明确表明了模型准确捕捉碳化硅MOSFET温度行为的能力。

图6 SiC MOSFET输出电流随温度变化
图7 SiC MOSFET转移电流随温度变化

图8 SiC MOSFET阈值电压随温度变化

图9 SiC MOSFET R_DSon温度变化

图10 SiC MOSFET体二极管电流-电压线性刻度

图11 SiC MOSFET体二极管电流-电压对数刻度

（这一段描述了模型如何在不同温度下准确地模拟碳化硅MOSFET的电流-电压特性，包括输出特性、转移特性、阈值电压和RDSon随温度的变化。模型不仅在室温下表现出色，而且在宽温度范围内也能保持良好的精度，这表明模型能够准确地反映器件在不同温度条件下的行为，这对于电力电子电路的设计和优化至关重要。同时，体二极管的电流-电压特性也被模型精确地捕捉，进一步验证了模型的全面性和准确性。）

电容-电压（CV）和栅极电荷

图12展示了模型对传统电容C_ISS、C_RSS和C_OSS的准确性。C_RSS中的多个过渡区域的准确匹配验证了所提出的C_GD模型。为了突出跨越多个数量级的高度非线性行为，这些特性以对数-对数比例尺展示。作为电容模拟准确性的直接结果，预期会得到合理的栅极电荷结果，如图13所示。

图12 SiC MOSFET标准电容

图13 SiC MOSFET栅极电荷，注意测试设置中存在寄生C_GS=1 nF

（这段描述了模型在模拟碳化硅MOSFET的输入电容(C_ISS)、反向传输电容(C_RSS)和输出电容(C_OSS)方面的精确度。特别强调的是，C_RSS在不同区域的过渡行为与模型预测吻合良好，这证明了C_GD（栅漏电容）模型的有效性。由于电容模拟的准确性，栅极电荷的结果也是合理的，这在图13中有具体展示。使用对数-对数坐标轴是为了更好地呈现电容特性在大动态范围内的非线性行为。）

双脉冲开关和反向恢复

双脉冲电路被广泛用于评估电力半导体的开关特性。图14展示了基本的开关电路，其中为了简化，省略了许多与无源元件和电路板相关的寄生元素。先前表征的碳化硅MOSFET被纳入用于高边和低边器件。图15至图18展示了模型能够准确捕捉在两种不同电流水平下的开启和关断瞬态波形的能力。对Q_G中高度非线性电容和米勒效应近乎精确的预测，导致无需进一步调整即可合理预测开关结果。碳化硅MOSFET具有快速的开关特性和低开关损耗。振荡中的不匹配是由于在建模测试电路元件及其寄生参数（如负载电感、电解电容和电路板布线）时的不准确性造成的。

（这段描述了双脉冲测试电路在评估碳化硅MOSFET开关性能中的应用。通过将碳化硅MOSFET纳入到开关电路中，模型能够准确再现器件在不同电流水平下的开关瞬态行为，这得益于模型对器件电容和米勒效应的精确捕捉。模型无需额外调校就能预测开关结果，显示了其在开关应用中的准确性和实用性。同时，也指出了在实际测试电路中，由于负载电感、电解电容和电路板布线等元件及其寄生参数的模型不准确，可能会导致振荡现象的不匹配，这是在进行模型验证和应用时需要注意的一个方面。）

缩放

第二个器件使用相同的芯片尺寸进行了表征，但是单元间距(cellpitch)增加了42%，L_poly（栅极多晶硅长度）增加了12%。基础模型直接使用新的布局参数进行仿真，无需进一步调校。图19展示了电容特性，这是正确可扩展性的一个关键指标。获得了高度准确的结果，验证了模型的可扩展性。

图19 42%设备的标准容量CP增加，L_poly增加12%

稳健的与SPICE无关的建模

安森美的模型是建立在基于物理的子电路之上。尽可能使用SPICE原语以获得最佳的速度和收敛性。然而，由于现代电力半导体器件的复杂物理特性，准确且基于物理的SPICE原语在很大程度上是不可用的。一旦特定器件的器件物理被推导出来，就可以使用受控源（通常是G和E类型）来实现电流、电荷和电容的物理温度依赖方程。

电力半导体设计社区使用了广泛的类似SPICE的仿真器。因此，为了减少对多种仿真器特定模型的支持，并在各种仿真器之间提供一致的结果，采取了一种与SPICE无关的方法。一个关键组成部分是使用最低公分母的SPICE元素和语法，这通常可以在PSPICE中找到。尽管Verilog-A和MAST等行为语言对于模型实现非常有吸引力，但由于并非所有常见仿真器都支持它们，因此避免使用这些语言。

参考文献

REFERENCES
[1] J. Victory, D. Son, T. Neyer, K. Lee, E. Zhou, J. Wang, and M. B. Yazdi, “A Physically Based Scalable SPICE Model for High−Voltage Super−Junction MOSFETs,”, 2014 PCIM Europe, pp. 956−963, May 2014.
[2] J. Victory, S. Pearson, S. Benczkowski, T. Sarkar, H. Jang, M. Yazdi, and K. Mao, “A Physically Based Scalable SPICE Model for Shielded−Gate Trench Power MOSFETs,”, 2016 ISPSD, pp. 219−222, June 2016.
[3] C. He, J. Victory, M. B. Yazdi, K. Lee, M. Domeij, F. Allerstam, and T. Neyer, “A Physically Based Scalable SPICE Model for Silicon Carbide Power MOSFETs,”, 2017 APEC, pp. 2678−2684, March 2017.
[4] J. Wang, T. Zhao, J. Li, A. Huang, R. Callana, F. Husna, and A. Argawal, “Characterization, Modeling, and Application of 10−kV SiC MOSFET,” IEEE Transactions on Electron Devices, vol. 55, no. 8, pp. 1798−1806, August 2009.
[5] A. Arribas, F. Shang, M. Krishnamurthy, and K. Shenai, “Simple and Accurate Circuit Simulation Model for SiC Power MOSFETs,” IEEE Transactions on Electron Devices, vol. 62, no. 2, pp. 449−457, Feb. 2015.
[6] A. Lakrim and D. Tahri, “The DC Behavioural Electrothermal Model of Silicon Carbide Power MOSFETs under SPICE,” in IEEE 2015 International Conference on Industrial Technology, 2015, pp. 2818−2823, 2015.
[7] K.Sun, H.Wu, J.Lu, Y.Xing and L.Huang, “Improved Modeling of Medium Voltage SiC MOSFET within Wide Temperature Range,” IEEE Trans. Power Electronics, vol.29, no.5, pp. 2229−2237, May 2014.
[8] G. Bonanza, D. Cavallaro, R. Greco, A. Raffa, and P. Veneziano, “A New Analog Behavioral SPICE Macro Model with Thermal and Self−Heating effects for Silicon Carbide Power MOSFETs,” in 2015 PCIM Europe, 2015, pp. 1023−1030.
[9] T. McNutt, A. Hefner, H. A. Mantooth, D. Berning, and S. Ryu, “Silicon Carbide Power MOSFET Model and Parameter Extraction Sequence,” IEEE Transactions on Power Electronics, vol. 22, no. 2, pp. 352−363, March 2007.
[10] M.Mudholkar, S.Ahmed, M.Ericson, S.S.Frank, C.L.Britton, and H.A.Mantooth, “Datasheet Driven Silicon Carbide Power MOSFET Model,” IEEE Trans. Power Electronics, vol. 29, no.5, pp. 2220−2228, May 2014.
[11] BSIM3v3.2 MOSFET Model User’s Manual, http://bsim.berkeley.edu/models/bsim3
[12] M. Maerz and P. Nance, “Thermal Modeling of Power−electronic Systems”, Application Note, http://www.infineon.com/
[13] P. O. Lauritzen and C. L. Ma, “A Simple Diode Model with Reverse Recovery”, IEEE Transactions on Power Electronics, vol. 6, no. 2, pp. 188−191, April 1991.
[14] M. B. Yazdi and J. Victory, “A Scaled PIN Diode SPICE Model for Power System Optimization,”, 2017 PCIM Europe, pp. 956−963, 2017.
[15] P. O. Lauritzen, G. K. Andersen, and M. Helsper, “A Basic IGBT Model with Easy Parameter Extraction”, IEEE Power Electronics Specialists Conference, June 2001.