fpga检测上升沿和下降沿的方法，以及去除亚稳态的统一做法

对于异步信号来说，亚稳态可能是经常会碰到的一个问题，而一般来说，在fpga中，亚稳态可以通过两级寄存器很好的缓解，把异步尽可能的转化为同步的信号。

//定义两个寄存器
reg tmp0_data_in , tmp1_data_in;
always(posdege clk or negedge rst)
if (!rst) begin
	tmp0_data_in <= 0;
	tmp1_data_in <= 0;
end
else begin
	tmp0_data_in <= data_in;
	tmp1_Data_in <= tmp0_data_in;
end

有时候为了保证输入的稳定性，会在输入级再加一个寄存器来保存输入的值，以防在输入的过程中data数据发生变化。

对于上升沿和下降沿的检测，是fpga里面不可避免的一个问题，而他的写法也一般比较的唯一

//定义两个寄存器
reg tmp0_data_in , tmp1_data_in;
//定义一下上升沿和下降沿
wire nedge , posdge;
always(posdege clk or negedge rst)
if (!rst) begin
	tmp0_data_in <= 0;
	tmp1_data_in <= 0;
end
else begin
	tmp0_data_in <= data_in;
	tmp1_Data_in <= tmp0_data_in;	
end
assign posdge = tmp0_data_in & (!tmp1_data_in);
assign nedge = !tmp0_data_in  & tmp1_data_in;