赛灵思 PL 和 PS IBIS 模型解码器

注：本文转自赛灵思中文社区论坛，源文链接在此。本文原作者为XILINX工程师。

以下为个人译文，仅供个人学习记录参考之用，如有疏漏之处，还请不吝赐教。

赛灵思为 FPGA 和 MPSoC 器件中所有受支持的 I/O 标准提供了 I/O 缓存信息规范 (I/O Buffer Information Specification, IBIS) 模型。

本篇博文旨在提供有关如何为可编程逻辑 (PL) 和处理器系统 (PS) 多用途 I/O (MIO) 进行 IBIS 模型名称解码的指导信息。 本文主要分 3 个部分。

1. PL I/O 标准

2. PS MIO 标准

3. PS DDR I/O 标准

赛灵思 PL 和 PS IBIS 模型解码器

07-22-2020 03:05 PM

赛灵思为 FPGA 和 MPSoC 器件中所有受支持的 I/O 标准提供了 I/O 缓存信息规范 (I/O Buffer Information Specification, IBIS) 模型。

本篇博文旨在提供有关如何为可编程逻辑 (PL) 和处理器系统 (PS) 多用途 I/O (MIO) 进行 IBIS 模型名称解码的指导信息。 

本文主要分 3 个部分。  

1. PL I/O 标准
2. PS MIO 标准
3. PS DDR I/O 标准

在这 3 个章节中包含多个解码器表格，其中逐一细分罗列了模型名称的每个部分并提供了一些模型名称示例。

赛灵思 PL I/O 标准 IBIS 解码器

PL IBIS 解码器可用于为所有可编程逻辑 I/O 执行 PL IBIS 模型解码。  它适用于 Zynq MPSoC PL I/O。

表 1：PL IBIS 解码器

赛灵思 PL IBIS 模型设置
基本模型	BANK-TYPE_IOSTANDARD_SLEW_OUTPUT-IMPEDANCE*_INPUT-ODT_PRE-EMPHASIS *OUTPUT-IMPEDANCE 或 OUTPUT-DRIVE-STRENGTH（视 IOSTANDARD 而定）
模型设置	选项	相关文档
BANK-TYPE	HP、HR 和 HD	(UG571) 第 1 章“I/O 拼块 (Tile) 简介”
IOSTANDARD	请参阅对应 BANK-TYPE 受支持的 I/O 标准	HP 和 HR：(UG571) 第 1 章“受支持的 I/O 标准和终端” HD：(UG571) 第 3 章“HD I/O 支持的标准”
SLEW	FAST、MEDIUM、SLOW	(UG571) 第 1 章“输出斜率属性”
OUTPUT-IMPEDANCE (Ohm)*	40、48、60 或 None	(UG571) 第 1 章“输出阻抗属性 (OUTPUT_IMPEDANCE)”
OUTPUT-STRENGTH (mA)*	4、8、12 或 16	(UG571) 第 1 章“输出驱动强度属性”
INPUT-ODT (Ohm)	40、48、60、120、240 或 None	(UG571) 第 1 章“片上端接 (ODT) 属性”
PRE-EMPHASIS	PE1600 或 PE2400	(UG571) 第 1 章“发射器预加重”

 

所有模型（LVDS 除外*）都将包含“bank 类型 (Bank Type)”、“I/O 标准 (IOStandard)”、“斜率 (Slew Rate)”和“输出阻抗/驱动强度 (Output Impedance/Drive Strength)”。

*LVDS 模型将包含“bank 类型 (Bank Type)”、“LVDS”、“I/O