Modelsim仿真时报错Error xx.v Module ‘xx‘ is not defined的解决

调用Modelsim后Transcript出现报错：Error: XX.v: Module ‘xx_fifo’ is not defined.并报红Error loading design。

分析原因：之前我写的工程仿真时出现以下报错的几个模块能正常仿真，现在出现报错未定义。并且以下的模块名称是我调用的IP核，我之前已经将Vivado与Modelsim关联并正常仿真，说明仿真库是没问题的。问题一定出在我工程中的IP核，查找发现在Sources下的IP Sources的IP核并没有输出文件（这可能是由于我在TCL中复位过工程或直接加载进了已经使用过的IP），所以Modelsim调用时并没有调用到核的仿真文件。

解决办法：重新生成输出文件。点击IP核右键首先复位输出文件，再生成输出文件。

等待右上角生成完成。

生成完成后可以看到IP核下有输出文件，此时运行仿真后即可成功。