对于verilog中补码的运算

已于 2023-01-29 16:27:43 修改
阅读量787 收藏
点赞数
文章标签： fpga开发 Powered by 金山文档
于 2023-01-28 13:37:20 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_50398417/article/details/128777254
版权

在计算机基础中，我们被告知说，数字的运算可以使用补码来进行，所有的数可以转换为补码进行运算，但是在编程的过程这，其实这是非常复杂的，我们需要大量的位拼接运算，然后进入case语句中进行循环或者什么，就非常难受。

其实完全可以把结果后往后面移动位置就可以了，比如说两个八进制进行运算，结果位只要是九进制就能够直接进行加减，不需要进行转换补码的编程。

比如说这个题目，我刚开始使用补码运算特别复杂，而且出了很多问题，因为我没有注意到可以把c设置成【8:0】

水王汪
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
verilog week1
weixin_44431555的博客
10-08 465
verilog 1.verilog实现补码运算 1.1 补码转换规则 为了方便计算，计算机中所有的数的形式都是以补码的形式存储。 补码的转换规则如下： 1.（正数）补码=（正数）本身 2.（负数）补码=（负数非符号位）取反加一 如果我们设置数字为无符号数，那么其遵循转换规则1即可 如果我们设置数字为有符号数，那么其正数遵循转换规则1，负数遵守规则2。 1.2 补码运算规则 在计算机中补码运算规则如下： 正数+正数=>(正数)补码+（正数）补码=（正数）补码 负数+负数=>（负数）补码+（负数）
Verilog学习笔记——04——补码转换器、七段译码器
m0_71484895的博客
05-17 806
always语句或者assign语句都可实现功能，但要注意变量是reg还是wire。不定义的话默认是wire。PS：testbench中的输出变量b默认是wire型，但是如果是超过1bit的wire需要重新写出来。学习内容总结自网络，主讲教师为北京交通大学李金城老师。
Verilog学习笔记三（补码转换和七段译码逻辑设计）
欢迎一起交流问题！
03-28 480
波形图：另一种实现：按位赋值。
补码电路设计Verilog代码Quartus仿真
xiakunpei123的博客
01-04 578
代码功能： 补码电路设计要求:从原码和补码之间进行互相变换,且数据位数可从到8位扩展到16位、32位,且增加控制电路部分 2.浮点数产生电路设计 设计要求:将浮点数变为32位单精度的机器数,电路包括规格化浮点数产生电路、阶码(移码)产生电路的设计,另增加控制电路产生复位信号、启动信号等
Verilog中的有符号计算之认知补码
wangshixin1016的博客
07-29 840
Verilog中的有符号计数，一般是自己定义的而不是像C语言之类的定义一个有符号变量就好了。所以，要想在FPGA的世界里随心所欲的进行有符号运算，必须先对补码有一个很好的认知，然后再注意Verilog中编程的几个特性，两者缺一不可。 　　对补码初步的认识： 　　1、正数的补码与源码相同，即正数的补码是其本身。 　　2、负数的补码，是对其源码（除符号位）取反再加一，于是得到其补码。 　　3、对负数的补码（除符号位）取反再加一，于是得到其源码。 　　4、正数的补码被定义为其本身，所以不需以上操作。（其
Verilog带符号数运算[归类].pdf
10-20
然而，在Verilog中处理带符号数和无符号数运算时，默认是把带符号数转换为无符号数。因此，对于带进位加法或者带借位减法运算，如果不加处理就会发生错误。改进的方法是把带符号数进行符号扩展： assign sum = {a[7...
verilog 有符号数
08-04
这种现象在其他算术运算中也是正确的（但是它不可用于非算术运算中，比方说有理数运算或溢出标志位的生成）。图 1 4 位二进制数轮 此外，当运算子或其结果的位宽不同时，我们需要区分它究竟使用哪一种符号类型。...
Verilog初体验.doc
07-12
Verilog初体验 Verilog是一种硬件描述语言（HDL），用于...通过本项目，学习者可以了解全加器、无符号二进制数加法器、减法运算器和定点二进制数的补码加减法运算器的设计和实现方法，并掌握Verilog语法和设计方法。
verilog设计乘法器011
08-08
Verilog 设计乘法器011 是一篇关于 Verilog 语言设计数字电路的文章，主要介绍了四种不同的乘法器设计：移位乘法器、原码乘法器、补码乘法器和流水线乘法器。下面将详细介绍每种乘法器的设计和实现。 一、移位乘法...
Verilog 数学运算
最新发布
小pp的博客
03-06 706
浮点数是一种用于近似表示实数的数学表达方式，它在计算机科学和工程领域中广泛使用。浮点数的设计目的是为了在有限的数字精度下，能够表示非常大或非常小的数值，以及它们之间的比率。浮点数通常由三个部分组成：符号位（Sign）、指数（Exponent）和尾数（Mantissa 或 Fraction）。符号位：表示数值的正负。通常用一个位（bit）来表示，0代表正数，1代表负数。指数：表示数值的范围或大小。它是一个二进制数，用于表示数值的指数部分。在科学计数法中，
漫话：为什么计算机用补码存储数据？
weixin_43167418的博客
08-31 900
我们知道，计算机只认识0和1[为什么计算机只认识0和1]，现实世界中的内容，无论是文字、音频、视频等等想要通过计算机存储、计算或者展示，都需要转换二进制。就像你刚刚唱的旋律，想要存储在计...
Verilog 有符号数详解(含代码验证）
居安士的博客
09-26 3798
代码验证sign( )使用 有符号位的二进制表示 有符号数扩位方法 代码验证$signed( )和$unsigned( ) 函数
verilog设计一个补码加减法运算器_我们为什么需要反码和补码？
weixin_39562554的博客
12-02 541
什么是符号位？为什么要有符号位？首先我们来看，什么是符号位，为什么要有符号位？用一句话来概括就是，符号位是有符号二进制数中的最高位，我们需要它来表示负数。在实际的硬件系统中，计算机 CPU 的运算器只实现了加法器，而没有实现减法器。那么计算机如何做减法呢？我们可以通过加上一个负数来达到这个目的。比如，3-2 可以看作 3+(-2)。因此，负数的表示对于计算机中的二进制减法至关重要。那么，接下来的问...
FPGA中无符号数加减
qq_46091126的博客
06-11 2815
无符号数每位都是有效数字，那么问题来了。两数相减，应该是把减数当成负数加上其补码。补码是有效位取反加一，符号位不变，那么无符号数没有符号位，怎么实现两数相减呢？ 综合后： 图中可以看出，自动为无符号数补充了一位，猜测为符号位那么两数相加是不是也是这样呢?同样，将上述代码改成a + b,综合结果如下图。两数相加不会补充 又有一个问题，补充符号位，是怎么做的呢？按理来说a最左边填0、b最左边填1，可综合的结果好像都是接高电平。为此还得查看内部结构。由内部结构......
用verilog实现有符号数的加法
热门推荐
hasodron的专栏
08-20 1万+
补码只不过是用来表示带符号数而已．补码的原则是： 正数的补码是其本身，也就是原码． 负数的补码是各位取反后加1．也就是其反码加1． +0的补码就是其原码，也就是说是0000 0000而已（对于8位来说） -0的补码是其反码加1，其反码是1111 1111，当然，其反码加1后就是溢出一个进位后，仍然是0000 0000.
原码, 反码, 补码 详解
weixin_45839498的博客
10-24 2305
原码, 反码, 补码 详解 本篇文章讲解了计算机的原码, 反码和补码. 并且进行了深入探求了为何要使用反码和补码, 以及更进一步的论证了为何可以用反码, 补码的加法计算原码的减法. 论证部分如有不对的地方请各位牛人帮忙指正! 希望本文对大家学习计算机基础有所帮助! 一. 机器数和真值 在学习原码, 反码和补码之前, 需要先了解机器数和真值的概念. 1、机器数 一个数在计算机中的二进制表示形式, 叫做这个数的机器数。机器数是带符号的，在计算机用一个数的最高位存放符号, 正数为0, 负数为1. 比如，十进制中的
verilog 多种方法实现多位加法器
qq_35608277的博客
02-20 1万+
一位全加器原理 法1 例化法 一位全加器 module adder_1bit( input din_one, //第一个加数 input din_two, //第二个加数 input cin, //进位输入 output sum, //和输出 output cout //进位输出 ); //利用连续赋值语句...
Veriog学习日志（2021.7.26）
Fantaasky的博客
07-30 113
2021.7.26 1.用generate循环结构解决了（41）题和（42）题。 （41）实例化100个全加器，获得一个100位的二进制串行进位加法器。 （42）实例化100个四位的bcd加法器，获得一个能相加400位的二进制串行进位加法器。 2.有符号数运算初步： ①有符号数相加实际上就是补码相加。 ②正数的补码是其原码，负数的补码是其反码加一，但是符号位不变。 ③然后对相加的两者进行数值上的相加，包括符号数。 ④对相加的结果再取一次补码。 对有符号数运算有了初步的了解，但还是做不出（6
verilog补码运算
06-12
在Verilog中，补码运算可以通过使用逻辑运算符和移位运算符来实现。下面是一个简单的例子，展示了如何计算两个有符号数的和： ```verilog module adder (a, b, sum); input signed [7:0] a, b; output signed [7:...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值