计数器

最新推荐文章于 2024-03-01 14:37:18 发布

lemon152

最新推荐文章于 2024-03-01 14:37:18 发布

阅读量742

点赞数

分类专栏： FPGA

本文链接：https://blog.csdn.net/weixin_50992209/article/details/113634933

版权

本文探讨了计数器在数字电路设计中的应用，包括计数器模板、合并与划分的策略，以及如何根据设计需求定义计数周期。强调了在组合逻辑中保持稳定的重要性，并提供了计数器在不同时钟周期计数的方法。此外，还讨论了在未达到预设计数值时如何清零计数器，以及计数器数值的意义。

摘要由CSDN通过智能技术生成

计数器模板

always @ (posedge sys_clk or negedge rst_n) begin
    if (~rst_n) begin
        cnt <=0;
    end else if (add_cnt) begin
        if (end_cnt) begin
            cnt <= 0;
        end else begin
            cnt <= cnt+1;
        end
    end
end

assign add_cat  = flag;         //add_cat是+1条件
assign end_cnt  = add_cat && cnt == x-1;  //end_cnt是结束条件，即加了多少个