vivado建立项目的步骤

最新推荐文章于 2024-06-29 13:18:14 发布
最新推荐文章于 2024-06-29 13:18:14 发布
阅读量2.7k 收藏 13
点赞数
分类专栏： FPGA 文章标签： 硬件
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_50992209/article/details/109208588
版权
本文详细介绍了使用Vivado创建FPGA项目的过程，包括新建项目、添加源文件、设置IP（以时钟为例）、添加约束文件，以及在线调试的步骤，如设置调试信号、综合、抓取信号和生成bit文件。最后，还讲解了如何将bit文件下载到板子上，并设置触发条件进行信号捕获。
摘要由CSDN通过智能技术生成

第一步：新建项目，复制*.v和约束文件到文件夹

在目录里新建project_4.srcs文件夹，project_4.srcs中再建constrs_1 sources_1文件夹，constrs_1文件夹中放约束文件pin.xdc timing.xdc debug.xdc文件；sources_1文件夹中放*.v文件和ip。
在这里插入图片描述

第二步 Add Sources 添加*.v文件，不要添加宏定义文件

在这里插入图片描述
添加*.v文件后，下图3的位置为小问号
在这里插入图片描述

第三步：添加IP，这里添加CLOCK

1.IP Catalog 2查找位置输入clock，选择Clocking wizard
在这里插入图片描述

最低0.47元/天 解锁文章
lemon152
关注
专栏目录
vivado学习——创建文件
u011565038的博客
02-18 2750
打开上篇文章中创建的工程， 点击Source中的“+”， 点击Next， 点击Create File， 在File type中选择Verilog，File name中填写文件名称，点击OK， 点击Fininsh， I/O Port的配置随后再进行，此时点击OK， 点击Yes， 文件FreDivDou已经创建完成了，双击该文件， 可以看到新创建的FreDivDou.v文件了。 ...
vivado创建项目的步骤
weixin_50992209的博客
01-24 572
1.create project LXH 2.在新建的project工程下新建文件夹LXH.srcs文件夹，在LXH.srcs下新建sources_1和constrs_1文件夹，sources_1文件夹下放.v文件、宏定义.vh文件、ip文件。constrs_1放pin.xdc 和timing.xdc 3.Add Sources添加.v文件和约束文件 4.添加时钟ip，硬件时钟ip转换成目的ip 5.综合 6.编辑时钟约束 7.生成bit文件，下载到板子 ...
Quartus/Vivado打开.v文件，注释出现乱码解决方案
最新发布
郝旭帅电子设计团队的博客
06-29 878
Quartus/Vivado打开.v文件，注释出现乱码解决方案
Vivado学习之创建工程的全部流程
灰太狼的小秘密
01-29 1万+
一、新建Vivado工程 1、创建工程。File-New Project-Create a New Vivado Project-next 填写工程名、工程路径-next 2、Project Type-新建一个 RTL 工程，并且勾选不要添加源文件，单击 NEXT 3、指定所用开发板或芯片。用zedboard时选择 4、最后单击 Finish 完成工程的创建 二、创建工
vivado 使用基本触发器模式
cckkppll的博客
04-12 1155
vivado 使用基本触发器模式
vivado常规操作之烧写bit文件_固化mcs文件_调试界面debug之ila与vio的操作
月隐博客
12-21 1万+
本文用于讲解VIVADO的常规使用功能，便于后续人员使用vivado进行调试与使用，包括bit文件的烧写、调试界面的ila与vio使用，mcs文件的烧写固化。
vivado封装建立流程
12-13
Vivado是一款强大的FPGA设计工具，用于创建、综合、实现和管理复杂的硬件描述语言（HDL）项目。封装在FPGA设计中是一项关键任务，它允许开发者将已有的功能模块整合成独立的知识产权（IP）核，以便于在多个项目中...
手把手教您使用Vivado建立第一个工程
12-21
本文将介绍如何使用Vivado建立第一个工程，适合初学者使用。 ### 创建Vivado项目 1. **启动Vivado软件**：首先在电脑上找到并启动Vivado 2013.3软件。 2. **创建新项目**：点击“Create New Project”按钮开始创建...
Vivado实验01-流水灯仿真实验及下板步骤.pdf
06-25
它从建立项目开始，到编写设计代码，再到仿真实验，最终实现设计的下板部署，为初学者提供了一套完整的学习流程。通过流水灯实验，初学者可以逐步掌握FPGA的开发流程和设计方法，为后续更复杂的设计打下坚实的基础。
vivado利用Tcl快速建立hdmi_vdma BlockDesign
10-18
在本文中，我们将深入探讨如何使用Vivado的Tcl脚本快速建立一个基于hdmi_vdma的BlockDesign，特别针对PYNQ-Z2开发板。这个过程涉及到多个关键步骤和知识点，包括Vivado环境的设置、Tcl脚本的编写与执行、IP核的选择...
vivado 在硬件中调试逻辑设计
cckkppll的博客
04-11 1210
vivado 在硬件中调试逻辑设计
vivado 预设文件、IP设置（_P）、用户参数、以太网时钟处理、GT位置限制、当前可识别板的IP列表
cckkppll的博客
01-22 1243
vivado 预设文件、IP设置（_P）、用户参数、以太网时钟处理、GT位置限制、当前可识别板的IP列表
vivado 管理宏
cckkppll的博客
01-04 1502
vivado 管理宏
Vivado在线调试之集成逻辑分析仪（ILA）的使用
qq_40230112的博客
11-03 1万+
引言 由于在对FPGA进行编程时，当出现问题时，免不了要对内部信号进行一些监测和调试，以找出问题所在并加以解决，本文主要介绍在Vivado平台下如何利用集成逻辑分析仪（ILA）进行在线调试。调试的例子是利用串口通信连续发送0-255这256个数据。 具体操作步骤 建立工程（建立工程的基本操作在这里就不详细介绍了，按照一般建立工程的操作进行即可） Creat Project->工程命名->选择工程存放路径->选择目标器件->添加源文件->添加测试...
Verilog中的`define与`if的使用
qq_33300585的博客
04-21 3816
Verilog中的`ifdef 条件编译语句
宏定义文件的创建
无极的专栏
03-05 904
Vivado 工程文件复制后，如何修改文件路径？
lyl455133的博客
04-14 7242
Vivado 工程文件复制后，如何修改文件路径？ 将Vivado工程文件夹从A路径复制到B路径后，在B路径打开工程后，显示源文件的路径位置仍然是A路径下源文件的，如何将复制后的工程文件路径修改为当前B路径下的文件呢？ 操作步骤 点击 Add Source； 在弹出的选项框中选择Add or creat design source； 点击 Next； 选择Add Directories； 选择新的源文件路径添加到； 点击Finish； 图示 ...
verilog宏定义
热门推荐
weixin_43240387的博客
03-16 2万+
Verilog可以像这样定义宏 `define TESTEQ1 4’b1101 。 定义的宏可以用在后面的代码中，如 if (request == `TESTEQ1。使用`ifdef和`endif可以检测是否定义了某个宏，相当于条件编译。如果`ifedf调用的宏被定义过，则内部的代码将会编译；如果宏没有定义，则会编译`else中的代码。`else不是必须的，但必须有`endif。 使...
vivado_sem实现步骤
11-17
vivado_sem（Vivado使用的工具）主要用于设计验证和仿真。在使用vivado_sem实现步骤中，通常需要遵循以下几个主要的步骤： 1. 打开Vivado：首先，打开Vivado软件并建立一个新项目。 2. 创建设计文件：在新建项目后，可以创建设计文件。可以使用HDL语言（如VHDL或Verilog）编写设计文件，也可以直接使用现有的设计文件。 3. 添加约束文件：为设计文件添加约束文件，以确保设计在实际硬件上的正常工作。约束文件主要包含时钟频率、输入输出限制等。 4. 进行综合：在设计完成后，可以对设计进行综合。这一步骤将设计转换为逻辑门电路的实现。可以使用Vivado的综合器进行综合，生成网表文件。 5. 进行实现：综合完成后，可以进行实现。实现过程将网表文件映射到目标硬件设备的可配置逻辑资源上。实现包括将设计映射到逻辑单元（如LUT）和寄存器。 6. 添加约束并进行布局和布线：在实现过程中，可以添加进一步的约束，如布局和布线约束。这些约束将帮助设计在硬件上的良好布局和布线，以实现高性能。 7. 进行时序分析：在完成布局和布线后，可以进行时序分析，以确保设计满足所需的时序要求。时序分析将确定设计在满足时钟频率和延迟要求的条件下能否正常工作。 8. 进行仿真：最后，可以进行仿真，以验证设计的正确性。可以使用vivado_sem的仿真工具，在软件中模拟硬件运行情况，并分析设计的性能和功能。 以上是使用vivado_sem实现步骤的主要内容。实际的具体步骤和操作可能会有所不同，但通常都遵循类似的流程。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值