AXI-Lite协议（以模块使用AXI-Lite协议作为从机为例）

你觉得很酷吗？

已于 2024-04-26 17:25:47 修改

阅读量2k

点赞数 25

分类专栏： FPGA技术文章标签： fpga开发开源协议

于 2024-02-24 15:36:23 首次发布

本文链接：https://blog.csdn.net/weixin_51508867/article/details/136264840

版权

FPGA技术专栏收录该内容

3 篇文章

订阅专栏

本文详细介绍了AXI协议的三种类型（AXI-Lite、AXI-Full和AXI-Stream），重点阐述了AXI-Lite协议的握手原理和数据传输流程，包括地址和数据通道的工作方式，以及写入和读取操作的步骤。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

AXI协议种类

AXI协议分为AXI-Lite、AXI-Full、AXI-Stream三种，其中AXI-Lite、AXI-Full两种协议都有地址，针对特定的内存地址访问。

AXI-Lite协议用于IP核初始化以及小批量数据传输
AXI-Full协议用于高性能、大批量数据传输
AXI-Stream协议没有地址，数据是数据流一次性发送到下端

AXI-Lite协议的6个通道

AXI-Lite协议握手原理

AXI-Lite协议基于握手的原理，也就是主机给从机发送请求信号，从机给主机发送准备好的信号，表示握手成功。在AXI-Lite协议数据传输的通道中valid表示请求信号（由主机发送给从机），ready表示准备好信号（接收从机回来的信号），valid和ready信号不分前后拉高顺序，只要二者同时为高电平表示握手成功，数据就会进行传输。

Global（全局通道）

ACLK：同步时钟
ARESETn：同步，低电平有效复位

Write Address（写地址通道 aw）[发送方提供VALID信号，接收方提供READY信号]

AXI_AWADDR：输入，主机输入给从机写地址（1byte = 1地址）
AXI_AWVALID：输入，主机输入给从机写请求信号
AXI_AWREADY：输出，从机输出给主机写准备信号，VALID信号拉高之后，某一时钟周期检测到READY信号拉高时，则VALID信号拉低，也就是VALID信号和READY信号会同时持续一个周期的高电平。