数字IC学习：SDC基础

摘要

• SDC简介
• SDC命令的分类

1. SDC简介

        SDC(Synopsys Design Constraints)用于描述时序、功率和面积的设计要求，是EDA工具用于综合、静态时序分析和布局布线最常用的格式。

        SDC命令基于TCL语言，TCL具有多种语言结构：变量、列表、表达式与运算符、控制流语句、过程。

2. SDC综述

         SDC格式的约束可以大致分为以下几种，一些约束可能属于多个类别。

时序约束

面积与功率约束

设计规则约束

接口约束

特定模式和配置约束

设计要求的异常

其他命令

2.1 时序约束

        时序约束为影响工作频率的设计参数提供指导，包括指定时钟特性、端口延迟、引脚和路径的命令。

2.2 面积和功率约束

        包括为面积和功率提供指导的命令。

2.3 设计规则约束

        包括为目标技术的某些要求提供指导的命令。

2.4 接口约束

        包括为假想设计提供指导的命令，此设计需要构造电路单元，同时这些电路单元与子系统、芯片或SoC相连或与之交互。

2.5 特定模式和配置约束

        通过在特定工作模式或任意工作模式下明确排除不可能出现的情况，有助于对特定模式的设计进行更好地优化。

2.6 设计约束异常

        帮助设计人员放宽要求的命令，标星号的命令也可收紧而不仅是放宽。

2.7 其他命令

        对工作条件、线负载模型、单位和时序约束版本提供指导的命令。

3. SDC中的设计查询

        SDC标准还提供了访问有关设计信息的一种方法，以便于设计查询、遍历和浏览。