- 使用 Verilog 包含文件搜索路径:
选择 工具 > 设置 > 常规 > Verilog 选项 > Verilog 包含文件搜索路径
- 使用 Vivado 综合的“-include_dirs”选项。
这可通过将 -include_dirs 选项传递至 synth_design Tcl 命令按照命令行选项输入。
“-include_dirs /home/project_1/include_directory/”— 整个路径。
“-include_dirs ../../includes” — 在 .runs 目录中,综合文件夹(synth_1 和 synth_2 等任何一个适用于运行的)名称的相关路径。