对multicycle的理解

默认的setup/hold check关系：

 默认的setup/hold是单周期关系，对应如下脚本：

set_multicycle_path 1 -setup -from [get_pins data0_reg/C] -to [get_pins data1_reg/D]

（set_multicycle_path 0 -hold -from [get_pins data0_reg/C] -to [get_pins data1_reg/D]）

注：括号内的命令可以缺省。

Setup右移1 cycle，但是hold保持原位的timing check：

 

这种情况一般都是配合clk_en来使用的，等效于分频时钟。data在0发送，2采样，1相当于没有时钟，不会发生采样事件，所以不需要hold check，只需要保证0发送不被0采样即可。这时候setup右移1 cycle，而hold左移1cycle，对应如下脚本：

set_multicycle_path 2 -setup -from [get_pins data0_reg/C] -to [get_pins data1_reg/D]

set_multicycle_path 1 -hold -from [get_pins data0_reg/C] -to [get_pins data1_reg/D]

还有一种情况，比如距离reset_top较远的module，由于rstn path太长或clock skew太大，导致recovery(setup) violation，这时候如果要设multicycle（只是举例，不推荐），就必须将setup/hold同时右移，否则可能有的FF/rstn在0-1期间release，而有的FF/rstn又在1-2期间release，大家开始工作的步调不一致，造成function错误。setup/hold同时右移的结果是，保证所有的FF/rstn都在1-2期间release，从而避免功能出错。

 set_multicycle_path 2 -setup -from [get_pins rstn_reg/C] -to [get_pins data_reg/CDN]

（set_multicycle_path 0 -hold -from [get_pins rstn_reg/C] -to [get_pins data_reg/CDN]）

注：括号内的命令可以缺省。