FPGA实现SDRAM接口（9）--基于SDRAM的串口传图综合实战

目录

1、总体架构

2、设计实现

2.1、图片预处理

2.2、子模块

2.2.1、串口接收模块

2.2.2、数据拼接模块

2.2.3、SDRAM控制模块

2.2.4、VGA驱动模块

2.2.5、PLL模块

2.3、顶层模块

3、仿真

4、上板验证

---

1、总体架构

        期待实现的功能：在PC端使用串口助手发送一幅分辨率为 640*480 的图片数据给 FPGA，FPGA 以外接 SDRAM 做缓存，将接收到的图片数据通过 VGA 显示器显示出来。

        总体架构示意图如下：

• PLL模块：时钟生成模块。由于各个模块的时钟不尽相同，通过PLL统一生成时钟，全部接到全局时钟网络上 
• uart_rx：串口接收模块。将接收到的串行信号，转换成8bit并行信号
• merge：数据拼接模块。将2个输入的8bit数据转换成16bit数据
• sdram_top：sdram读写控制器。可以实现高速、大量的数据缓存
• vga_driver：VGA接口驱动。实现图片（RGB565像素值）的VGA显示

       

        这工程一看好像还挺多挺复杂的，那么我接下来就对整个图片的传送显示流程做