从底层结构开始学习FPGA（16）----MMCM与PLL

目录

1、概述

2、组成

3、官方推荐用法

4、总结与参考

---

        《从底层结构开始学习FPGA》目录与传送门

---

1、概述

        锁相环 (phase-locked loop，PLL)，是一种控制反馈电路。PLL对时钟网络进行系统级别的时钟管理和偏移控制，具有时钟倍频、分频、相位偏移和可编程占空比的功能。MMCM是混合模式时钟管理器，相当于能够进行精准相移的PLL。（PLL为模拟电路，动态调相位数字电路）。

        混合模式时钟管理器 (mixed-mode clock manage，MMCM) 的官方解释：This is a PLL with some small part of a DCM tacked on to do fine phase shifting (that’s why its mixed mode - the PLL is analog, but the phase shift is digital)。就是MMCM是在PLL的基础上增加了相位动态调整功能，使得纯模拟电路的PLL混合了数字电路设计，所以叫Mixed Mode。某种程度上，可以将PLL看做是MMCM的一个功能子集。