LFSR伪随机序列发生器Verilog代码vivado仿真

名称：LFSR伪随机序列发生器Verilog代码vivado仿真（文末获取）

软件：vivado 

语言：Verilog

代码功能：

LFSR伪随机序列发生器

根据提供的电路图写代码，实现LFSR伪随机序列发生器

1. 工程文件

2. 程序文件

3. 程序编译

4. Testbench

5. 仿真图

部分代码展示:

module lfsr(
input clk,
input rst,
output number
);
wire [3:0] x;
assign x=4'b1011;
reg [3:0] L;
always@(posedge clk or posedge rst)
if(rst)
L<=4'b0101;
else
begin
L[1]<=L[0];
L[2]<=L[1];
L[3]<=L[2];
L[0]<=L[3] ^ L[2];

源代码

 扫描文章末尾的公众号二维码