在进行大型的FPGA开发时,通常需要一个团队的各个人员完成不同功能的逻辑的开发,为了方便最后的系统集成,通常需要将自身开发的部分逻辑进行ip封装,然后可以很方便的以ip核调用的方式嵌入到其它的逻辑当中,最终完成一个大型的FPGA项目的开发。本文以Quartus 16.1版本为例进行讲解,首先点击Tools->Qsys出现如下界面:
然后在该界面上点击File->New Component出现如下界面:
下面对里面的参数进行设置,首先是Component Type界面,按照字面意思对将要生成的ip核进行命名,版本号确认,属于的群组,该ip核的一些描述(如功能,特点啥的),作者,图标还有文件。有一些参数是非必要的可以选择不填写,这里笔者填写如下: