CXL（Compute Express Link）与PCIe的关系

于 2025-03-08 21:10:36 发布
阅读量721 收藏 12
点赞数 16
文章标签： pcie
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/xiaoheshang_123/article/details/146122874
版权

目录

专栏文章：高级话题 - CXL（Compute Express Link）与PCIe的关系

文章简介

正文

27.1 CXL概述

27.2 CXL与PCIe的关系

1. 物理层兼容性

2. 协议层扩展

3. 功能增强

27.3 CXL的技术特点

1. 共享内存访问

2. 缓存一致性

3. 内存扩展

4. 低延迟通信

27.4 CXL的应用场景

1. 人工智能与机器学习

2. 数据中心与云计算

3. 高性能计算（HPC）

4. 存储设备

27.5 CXL与PCIe的对比

27.6 实际应用案例

1. 项目背景

2. 硬件设计

3. 软件开发

4. 性能测试

27.7 注意事项

总结

下一篇预告

专栏文章：高级话题 - CXL（Compute Express Link）与PCIe的关系

文章简介

随着数据中心和高性能计算的需求不断增长，CXL（Compute Express Link）作为一种新兴的高速互连技术，逐渐成为行业关注的焦点。本文将深入探讨CXL与PCIe的关系，分析其技术特点、应用场景以及对未来的潜在影响。

正文

27.1 CXL概述

CXL（Compute Express Link）是一种基于PCIe物理层的开放标准互连协议，旨在解决CPU与加速器、内存扩展设备之间的高效通信需求。CXL的核心目标包括：

  1. 共享内存访问：允许加速器直接访问主机内存，减少数据复制开销。
  2. 低延迟通信：通过优化协议栈实现更快的数据传输。
  3. 异构计算支持：为AI、机器学习和其他高性能计算任务提供强大的硬件加速能力。
27.2 CXL与PCIe的关系
1. 物理层兼容性
  • CXL基于PCIe的物理层和电气规范构建，确保与现有PCIe基础设施的兼容性。
  • CXL目前支持PCIe 5.0和6.0链路速度（32 GT/s和64 GT/s），未来可能进一步提升。
2. 协议层扩展
  • 在PCIe的基础上，CXL引入了新的协议层以支持更复杂的通信需求：
    • CXL.io：继承自PCIe事务层，用于传统设备通信。
    • CXL.cache：实现主机与加速器之间的缓存一致性。
    • CXL.mem：支持加速器直接访问主机内存或扩展内存。
3. 功能增强
  • CXL在PCIe的基础上增加了共享内存访问、缓存一致性和低延迟通信等功能，特别适合异构计算场景。
27.3 CXL的技术特点
1. 共享内存访问
  • CXL允许加速器直接访问主机内存，无需通过DMA引擎进行数据复制，显著降低延迟并提高带宽利用率。
2. 缓存一致性
  • CXL.cache协议实现了主机与加速器之间的缓存一致性，简化了异构计算环境下的编程模型。
3. 内存扩展
  • CXL.mem协议支持扩展内存设备，为大规模数据处理任务提供充足的存储空间。
4. 低延迟通信
  • 通过优化协议栈和减少中间层开销，CXL实现了比传统PCIe更低的延迟。
27.4 CXL的应用场景
1. 人工智能与机器学习
  • 支持大规模深度学习模型的训练和推理任务，显著提升性能和效率。
2. 数据中心与云计算
  • 实现高密度虚拟化环境下的资源共享和负载均衡，降低运营成本。
3. 高性能计算（HPC）
  • 提供更强的加速能力和更高的带宽利用率，满足科学计算和工程仿真需求。
4. 存储设备
  • 推动NVMe over CXL等新技术的发展，实现更快的存储访问速度。
27.5 CXL与PCIe的对比
特性PCIeCXL
物理层独立定义基于PCIe物理层
协议层单一事务层多协议层（CXL.io、CXL.cache、CXL.mem）
共享内存不支持支持
缓存一致性不支持支持
应用场景通用设备通信异构计算、内存扩展
27.6 实际应用案例

以下是一个典型的CXL应用案例：

1. 项目背景

设计一块基于CXL的AI加速卡，用于超大规模深度学习模型的训练任务。

2. 硬件设计
  • 使用支持CXL协议的ASIC芯片作为核心处理器。
  • 配置高速DDR5内存模块，支持扩展内存功能。
  • 设计差分信号布线时，确保满足CXL严格的信号完整性要求。
3. 软件开发
  • 基于Linux Kernel CXL Framework编写驱动程序，支持共享内存访问和缓存一致性功能。
  • 开发API接口，方便用户调用加速功能。
4. 性能测试
  • 测试链路吞吐量和延迟，验证CXL协议的优势。
  • 验证共享内存访问和缓存一致性功能的有效性。
27.7 注意事项

  1. 生态系统支持
    当前支持CXL的硬件和软件生态仍在发展中，需密切关注厂商进展。

  2. 开发成本
    CXL需要更高性能的处理器和更复杂的系统设计，可能导致开发成本增加。

  3. 兼容性问题
    在混合使用PCIe和CXL设备时，需确保协议层的正确配置和切换。

总结

CXL作为PCIe的扩展技术，通过引入共享内存访问、缓存一致性和低延迟通信等功能，为异构计算和高性能计算提供了强大的支持。开发者应根据实际需求选择合适的互连技术，并充分考虑生态系统支持和开发成本等因素。下一节我们将进一步探讨CXL在未来计算领域中的潜在影响。

手把手教你学pcie--高级话题 - CXL（Compute Express Link）与PCIe的关系
MHD0815的博客
03-18 63
CXL作为PCIe的扩展技术，通过引入共享内存访问、缓存一致性和低延迟通信等功能，为异构计算和高性能计算提供了强大的支持。随着数据中心和高性能计算的需求不断增长，CXL（Compute Express Link）作为一种新兴的高速互连技术，逐渐成为行业关注的焦点。本文将深入探讨CXL与PCIe的关系，分析其技术特点、应用场景以及对未来的潜在影响。CXL（Compute Express Link）是一种基于PCIe物理层的开放标准互连协议，旨在解决CPU与加速器、内存扩展设备之间的高效通信需求。
CXL 深入探讨：可组合服务器架构和异构计算的未来
qq_43416206的博客
05-01 348
CXL是一种开放式行业标准互连，可在主机处理器与加速器、内存缓冲区和智能 I/O 设备等设备之间提供高带宽、低延迟连接，从而满足高性能异构计算的要求，并且其维护CPU内存空间和连接设备内存之间的一致性。CXL优势主要体现在极高兼容性和内存一致性两方面上。CXL 联盟已经确定了将采用新互连的三类主要设备：类型 1 设备：智能网卡等加速器通常缺少本地内存。通过 CXL，这些设备可以与主机处理器的 DDR 内存进行通信。
CXL: Compute Express Link 学习笔记
twomorebaozi的博客
03-04 2418
Compute Express Link (CXL) 是一种创新的高速互连标准，专为数据中心和高性能计算环境设计。CXL致力于解决处理器、加速器和内存之间的互联挑战，优化资源共享和数据一致性。
什么是CXL（Compute Express Link）技术？一文读懂CXL
Lion_Long的博客
06-20 1万+
CXL (Compute Express Link) 技术是一种新型的高速互联技术，旨在提供更高的数据吞吐量和更低的延迟，以满足现代计算和存储系统的需求。它最初由英特尔、AMD和其他公司联合推出，并得到了包括谷歌、微软等公司在内的大量支持。CXL的目标：解决CPU和设备、设备和设备之间的内存鸿沟。服务器有巨大的内存池和数量庞大的基于PCIe运算加速器，每个上面都有很大的内存。内存的分割已经造成巨大的浪费、不便和性能下降。CXL就是为解决这个问题而诞生。
DDR、Serdes、PCIe、CCIX、CXL？
最新发布
百态老人的博客
11-11 1366
DDR（Double Data Rate） 基本原理：DDR是一种用于计算机内存的技术，它在时钟信号的上升沿和下降沿都能进行数据传输，从而使数据传输速率翻倍。例如，DDR4内存的工作频率可以达到一定程度，如3200MHz，其实际数据传输速率是等效频率的两倍，即6400MT/s（Mega - Transfers per second）。 应用场景：广泛应用于计算机的主存储器，包括台式机、笔记本电脑、服务器等。在服务器中，大容量、高速度的DDR内存对于处理大量的数据和多任务处理至关重要，它可以快速地为CP
强力科普一下PCIe/CXL（Compute Express Link）
大话存储
05-16 1万+
清晰展示一个简易CPU内部的处理流程PCIe设备与CPU交互的流量有2种：控制流量，访存流量。其中控制流量又分为多种：配置信息读写，电源管理，中断传送等等。访存流量则是PCIe设备与Ho...
CXL 为什么比 PCIe 延迟低带宽高
这个地瓜真是甜啊
11-28 6652
CXL 规范里没有具体描述与PCIe 相比低延时高带宽的原因，一开始我也很不理解，不过慢慢就有点轮廓了，做一个总结，尽量讲通俗一点，欢迎指正。与PCIe相比，CXL Flit 模式简化控制器设计，控制器其他硬件设计降低延迟， 最少 50 ns-> 25ns;Flit 模式增加了少数据量的带宽；CXL 协议包降低了数据处理逻辑，取消了排序规则以及DLLP等，节省开销;CXL 协议功能取消了内存拷贝，节省开销等；
CXL协议
m0_70772379的博客
08-30 1545
ARB/MUX 在来自 CXL 链路层的 CXL.io 和 CXL.cache/mem 的请求之间进行仲裁，跟据仲裁结果对数据进行多路复用，该结果使用加权轮询仲裁和主机设置的权重。CXL.mem是访问内存的，使用加载和存储命令为处理器提供了对设备附加存储器的访问，其中处理器作为主设备，CXL 设备作为从设备，能够支持易失性和持久性的存储器架构。CXL.cache是访问缓存的，定义了处理器与设备之间的交互，允许连接的 CXL 设备使用请求和响应方法，以极低的延迟高效地缓存处理器内存。
CXL_white_paper.pdf
05-03
CXL is an alternate protocol that runs across the standard PCIe physical layer CXL uses a flexible processor port that can auto-negotiate to either the standard PCIe transaction protocol or the alternate CXL transaction protocols Targets very high bandwidth with extremely low latency for .cache and .mem First generation CXL aligns to 32 GT/s PCIe 5.0 CXL usages expected to be key driver for an aggressive timeline to PCIe 6.0
CXL 概述
热门推荐
这个地瓜真是甜啊
07-08 2万+
CXL2.0 简介，对CXL简单介绍
CXL spec 3.0 Compute Express LInk 3.0
05-29
Compute Express Link（CXL）是一种高性能、低延迟的互连标准，旨在满足数据中心、云计算、人工智能、5G 等领域对高速互连的需求。CXL 3.0 是 Compute Express Link Specification 的最新版本，于 2021 年 12 月发布...
CXL（ Compute Express Link） 2.0协议
03-15
Compute Express Link最新的2.0的协议，有需要的可以下载。
Compute Express Link（CXL） 3.0 Specification
03-15
Compute Express Link（CXL）3.0 规范是针对高性能计算和数据中心应用的一种高速接口标准，旨在提升系统内部组件之间的通信效率。CXL是由Compute Express Link Consortium（CXL联盟）制定的一项开放标准，该联盟由...
CXL与PCIe世界的尽头｜你相信光吗？
存储随笔
04-16 2874
尽管面临诸多技术挑战，但随着科研创新、产业协作与标准化进程的推进，光学互连有望破解现有电子互连的瓶颈，开启数据中心互联技术的新篇章。：由于光纤不受电磁干扰影响，可以实现千米级别的无损传输，大大拓展了服务器集群间的连接范围，使得数据中心内的设备可以更加灵活地分布在更大空间内，同时不影响数据通信性能。：设计专用的高性能PCIe控制器和物理层芯片（PHY），能够支持最新的PCIe标准，并优化其与光学接口的对接，保证数据在经过光传输后的完整性和准确性。
CXL协议-第一章
qq_41305217的博客
02-23 1784
本文档中的信息适用于设计或架构与计算快速链接（CXL）或Flex总线相关联的任何硬件或软件的任何人。
存储技术（CXL、open-channel SSD）
咸鱼的技术博客
09-29 897
ZNS为open-channel的进一步发展，成本更低，更标准化。
CXL协议-第二章
qq_41305217的博客
02-24 2421
当类型2和类型3的设备内存暴露给主机时，它被称为主机托管的设备内存（HDM）。该内存的一致性管理有3个选项：仅主机相干（HDM-H）、设备相干（HDM-D）和使用反向失效Snoop（HDM-DB）。主机和设备必须共同了解每个地址区域的HDM类型。有关更多细节，请参见第3.3节。本章介绍了CXL的性能优势和主要特点。CXL是一种高性能的I/O总线架构，用于互连外围设备，这些外围设备可以是传统的非相干I/O设备、内存设备或具有附加功能的加速器。可以通过CXL连接的设备类型和整个系统架构如图2-1所示。
CXL崛起：2024启航，2025年开启新时代
存储随笔
11-20 1744
三星和海力士目前都发布了CXL内存扩展方案，Marvell也为了CXL收购了CXL技术领先开发商Tanzanite，国内厂商澜起科技在今、去年也发布全球首款CXL内存扩展控制器芯片(MXC), 三星的CXL 2.0产品也是采用的澜起CXL内存扩展控制器。Typ2: GPU、FPGA等计算设备都配置了内存，可以使用CXL.io、CXL.cache、CXL.memory三个协议组合，CPU和计算设备之间可以相互快速访问，同样可以降低访问的延迟。用于初始化、链接、枚举、注册，CXL设备必须要支持CXL.io.
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值